Achronix发布Speedcore eFPGA 业界首款嵌入式FPGA诞生

简介:

近来围绕FPGA(Field-Programmable Gate Array,现场可编程门阵列)的技术话题火了起来,英特尔的高管曾表示,到2020年将有1/3的数据中心会采用FPGA芯片,所以也就有了英特尔去年斥167亿美元收购FPGA的大厂Altera的事件。之后,IBM也牵头成立了第二代分布式计算联盟,联盟中包括FPGA的巨头赛灵思(Xilinx),并发布了CAPI+FPGA的方案。

大厂们纷纷围绕FPGA布局当然有其用意,FPGA将改变数据中心CPU使用率是一个大概率事件,要知道微软已经悄悄地在自家云端数据中心引入FPGA,用于Azure云和Bing搜索等服务。

可以说,FPGA孕育的机会和变化巨大。Achronix是一家私有的、采用无晶圆厂模式的半导体公司,虽然不能和赛灵思、Altera的体量相提并论,但却是一家专注于FPGA技术的公司,并且营收成倍数增长。近日,它发布了FPGA领域的大动作,第一次在业界推出嵌入式FPGA(embedded FPGA ,eFPGA)产品,Achronix称之为Speedcore。和独立的FPGA芯片相比,嵌入式FPGA功耗更低、成本更低、互联网延迟更低、带宽增加。

Achronix发布Speedcore eFPGA 业界首款嵌入式FPGA诞生

Achronix Semiconductor董事长兼首席执行官Robert Blake

其实之前就有消息称,英特尔将在今年晚些时候推出内置FPGA的至强处理器,不过显然Achronix抢先了一步。Achronix Semiconductor董事长兼首席执行官Robert Blake近日到访中国,他表示,“Achronix发布Speedcore eFPGA技术,是首款向客户出货的eFPGA IP产品,该产品从今日起开始出货,并且已经有客户开始应用集成到其系统级芯片中。”

“Achronix曾是第一家提供带有嵌入式系统级别IP的高密度FPGA的供应商。我们正在使用相同的、经过验证的技术向客户提供我们的eFPGA产品,这些客户都希望将ASIC设计的各种高效能和eFPGA可编程硬件加速器的灵活性结合在同一款芯片中。”Robert Blake说。

Speedcore eFPGA可为用于高性能通信与计算应用的SoC提供加速。Achronix资料显示,与独立FPGA相比,Speedcore eFPGA具备成本降低90%,功耗降低50%,带宽提升10倍以及延迟降低至1/10等优点。

Achronix发布Speedcore eFPGA 业界首款嵌入式FPGA诞生

Robert Blake指出,早期的FPGA的主要用途用于更好的设计ASIC,它起到连接的作用,现在随着半导体工艺的发展,FPGA更快、规模更大、成本更低,成为最佳的硬件加速器方案。对于低至中容量应用,独立的FPGA芯片是一种方便且实际的解决方案;然而,对于高容量应用,独立FPGA是最佳解决方案。

Achronix 花了三年时间去研发独立FPGA产品和技术,Robert Blake称这是一项技术门槛特别高的领域方向,他解释了Speedcore eFPGA的特点和优势。Speedcore以内部连线方式直接连接至SoC,从而省去了在外置独立FPGA中可见的大型可编程输入输出缓冲(IO buffer)。Speedcore通过一个超宽的并行接口连接至ASIC,而独立的FPGA通常通过一个高延迟的串行器/解串器(SerDes)架构进行连接,Speedcore IP 的接口延迟更低、性能更高。因为省去了可编程输入输出缓冲(IO buffer)架构,Speedcore的芯片面积比独立的FPGA小得多。

Achronix发布Speedcore eFPGA 业界首款嵌入式FPGA诞生

所以说,嵌入式FPGA对于预处理和卸载来自多核CPU和SoC的数据,从而提升计算性能的效果更理想。Robert Blake对比了赛灵思和Altera的独立FPGA芯片,Speedcore eFPGA的总接口带宽和延迟等参数优势明显。

此外,Speedcore eFPGA产品使用了Achronix成熟的、经过验证的ACE软件设计工具。客户可以立即用它来编译其设计,以在性能、资源使用和编译时间等方面评估Speedcore IP。

Robert Blake指出,多家开发SoC的大型公司已经建立了完整的设计集成和验证技术,未来Speedcore eFPGA将广泛应用于HPC、软件定义网络、无线等硬件性能加速中,现在看起来,嵌入式FPGA至少有10亿美元的市场容量。


原文发布时间为:2016年10月12日

本文作者:陈广成 

本文来自云栖社区合作伙伴至顶网,了解相关信息可以关注至顶网。

目录
打赏
0
0
0
0
16429
分享
相关文章
【嵌入式开发】FPGA/CPLD控制串口(VHDL版)
作者:gnuhpc 出处:http://www.cnblogs.com/gnuhpc/ 采用自顶向下设计: top_rs232_port.vhd library ieee; use ieee.
790 0
基于FPGA的SNN脉冲神经网络之LIF神经元verilog实现,包含testbench
本项目展示了 LIF(Leaky Integrate-and-Fire)神经元算法的实现与应用,含无水印运行效果预览。基于 Vivado2019.2 开发,完整代码配有中文注释及操作视频。LIF 模型模拟生物神经元特性,通过积分输入信号并判断膜电位是否达阈值产生脉冲,相较于 Hodgkin-Huxley 模型更简化,适合大规模神经网络模拟。核心程序片段示例,助您快速上手。
基于LSB最低有效位的音频水印嵌入提取算法FPGA实现,包含testbench和MATLAB对比
本项目展示了一种基于FPGA的音频水印算法,采用LSB(最低有效位)技术实现版权保护与数据追踪功能。使用Vivado2019.2和Matlab2022a开发,完整代码含中文注释及操作视频。算法通过修改音频采样点的最低有效位嵌入水印,人耳难以察觉变化。然而,面对滤波或压缩等攻击时,水印提取可能受影响。该项目运行效果无水印干扰,适合实时应用场景,核心逻辑简单高效,时间复杂度低。
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
156 74
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本内容展示了基于Vivado2019.2的算法仿真效果,包括设置不同信噪比(SNR=8db和20db)下的结果及整体波形。同时,详细介绍了2ASK调制解调技术的原理与实现,即通过改变载波振幅传输二进制信号,并提供数学公式支持。此外,还涉及帧同步理论,用于确定数据帧起始位置。最后,给出了Verilog核心程序代码,实现了2ASK解调与帧同步功能,结合DDS模块生成载波信号,完成信号处理流程。
26 0

热门文章

最新文章

AI助理

你好,我是AI助理

可以解答问题、推荐解决方案等