Achronix发布Speedcore eFPGA 业界首款嵌入式FPGA诞生

简介:

近来围绕FPGA(Field-Programmable Gate Array,现场可编程门阵列)的技术话题火了起来,英特尔的高管曾表示,到2020年将有1/3的数据中心会采用FPGA芯片,所以也就有了英特尔去年斥167亿美元收购FPGA的大厂Altera的事件。之后,IBM也牵头成立了第二代分布式计算联盟,联盟中包括FPGA的巨头赛灵思(Xilinx),并发布了CAPI+FPGA的方案。

大厂们纷纷围绕FPGA布局当然有其用意,FPGA将改变数据中心CPU使用率是一个大概率事件,要知道微软已经悄悄地在自家云端数据中心引入FPGA,用于Azure云和Bing搜索等服务。

可以说,FPGA孕育的机会和变化巨大。Achronix是一家私有的、采用无晶圆厂模式的半导体公司,虽然不能和赛灵思、Altera的体量相提并论,但却是一家专注于FPGA技术的公司,并且营收成倍数增长。近日,它发布了FPGA领域的大动作,第一次在业界推出嵌入式FPGA(embedded FPGA ,eFPGA)产品,Achronix称之为Speedcore。和独立的FPGA芯片相比,嵌入式FPGA功耗更低、成本更低、互联网延迟更低、带宽增加。

Achronix发布Speedcore eFPGA 业界首款嵌入式FPGA诞生

Achronix Semiconductor董事长兼首席执行官Robert Blake

其实之前就有消息称,英特尔将在今年晚些时候推出内置FPGA的至强处理器,不过显然Achronix抢先了一步。Achronix Semiconductor董事长兼首席执行官Robert Blake近日到访中国,他表示,“Achronix发布Speedcore eFPGA技术,是首款向客户出货的eFPGA IP产品,该产品从今日起开始出货,并且已经有客户开始应用集成到其系统级芯片中。”

“Achronix曾是第一家提供带有嵌入式系统级别IP的高密度FPGA的供应商。我们正在使用相同的、经过验证的技术向客户提供我们的eFPGA产品,这些客户都希望将ASIC设计的各种高效能和eFPGA可编程硬件加速器的灵活性结合在同一款芯片中。”Robert Blake说。

Speedcore eFPGA可为用于高性能通信与计算应用的SoC提供加速。Achronix资料显示,与独立FPGA相比,Speedcore eFPGA具备成本降低90%,功耗降低50%,带宽提升10倍以及延迟降低至1/10等优点。

Achronix发布Speedcore eFPGA 业界首款嵌入式FPGA诞生

Robert Blake指出,早期的FPGA的主要用途用于更好的设计ASIC,它起到连接的作用,现在随着半导体工艺的发展,FPGA更快、规模更大、成本更低,成为最佳的硬件加速器方案。对于低至中容量应用,独立的FPGA芯片是一种方便且实际的解决方案;然而,对于高容量应用,独立FPGA是最佳解决方案。

Achronix 花了三年时间去研发独立FPGA产品和技术,Robert Blake称这是一项技术门槛特别高的领域方向,他解释了Speedcore eFPGA的特点和优势。Speedcore以内部连线方式直接连接至SoC,从而省去了在外置独立FPGA中可见的大型可编程输入输出缓冲(IO buffer)。Speedcore通过一个超宽的并行接口连接至ASIC,而独立的FPGA通常通过一个高延迟的串行器/解串器(SerDes)架构进行连接,Speedcore IP 的接口延迟更低、性能更高。因为省去了可编程输入输出缓冲(IO buffer)架构,Speedcore的芯片面积比独立的FPGA小得多。

Achronix发布Speedcore eFPGA 业界首款嵌入式FPGA诞生

所以说,嵌入式FPGA对于预处理和卸载来自多核CPU和SoC的数据,从而提升计算性能的效果更理想。Robert Blake对比了赛灵思和Altera的独立FPGA芯片,Speedcore eFPGA的总接口带宽和延迟等参数优势明显。

此外,Speedcore eFPGA产品使用了Achronix成熟的、经过验证的ACE软件设计工具。客户可以立即用它来编译其设计,以在性能、资源使用和编译时间等方面评估Speedcore IP。

Robert Blake指出,多家开发SoC的大型公司已经建立了完整的设计集成和验证技术,未来Speedcore eFPGA将广泛应用于HPC、软件定义网络、无线等硬件性能加速中,现在看起来,嵌入式FPGA至少有10亿美元的市场容量。


原文发布时间为:2016年10月12日

本文作者:陈广成 

本文来自云栖社区合作伙伴至顶网,了解相关信息可以关注至顶网。

相关文章
|
机器学习/深度学习 人工智能 算法
|
异构计算
【嵌入式开发】FPGA/CPLD控制串口(VHDL版)
作者:gnuhpc 出处:http://www.cnblogs.com/gnuhpc/ 采用自顶向下设计: top_rs232_port.vhd library ieee; use ieee.
780 0
|
28天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
134 69
|
1月前
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
67 26
|
2月前
|
算法 异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
67 8
|
2月前
|
算法 物联网 异构计算
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4FSK调制解调系统的Verilog实现,包括高斯信道模块和误码率统计模块,支持不同SNR设置。系统在Vivado 2019.2上开发,展示了在不同SNR条件下的仿真结果。4FSK调制通过将输入数据转换为四个不同频率的信号来提高频带利用率和抗干扰能力,适用于无线通信和数据传输领域。文中还提供了核心Verilog代码,详细描述了调制、加噪声、解调及误码率计算的过程。
67 11

热门文章

最新文章