FPGA新起点V1开发板（八-语法篇）——状态机
2024-07-09
80
版权
版权声明：
本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《
阿里云开发者社区用户服务协议》和
《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写
侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。
简介：
FPGA新起点V1开发板（八-语法篇）——状态机
目录
相关文章
|
7月前
|
异构计算
|
7月前
|
异构计算
|
7月前
|
异构计算
|
7月前
|
C语言
芯片
异构计算
|
1月前
|
算法
数据安全/隐私保护
异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介
本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子，该滤波器在收敛速度和稳态误差之间取得良好平衡，适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性，具体操作可参考配套视频。
123
74
74
|
2月前
|
算法
数据安全/隐私保护
异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统，包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真，设置不同SNR（如8dB、12dB），验证了软解调相较于传统16QAM系统的优越性，误码率显著降低。系统采用Verilog语言编写，详细介绍了16QAM软解调的原理及实现步骤，适用于高性能数据传输场景。
159
69
69
|
2月前
|
移动开发
算法
数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统，通过Vivado 2019.2进行仿真，展示了在不同信噪比（SNR=1dB, 5dB, 10dB）下的仿真效果。与普通QPSK系统相比，该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程，并提供了Verilog核心程序代码。
82
26
26
|
1月前
|
存储
编解码
算法
基于FPGA的直接数字频率合成器verilog实现,包含testbench
本项目基于Vivado 2019.2实现DDS算法，提供完整无水印运行效果预览。DDS（直接数字频率合成器）通过数字信号处理技术生成特定频率和相位的正弦波，核心组件包括相位累加器、正弦查找表和DAC。相位累加器在每个时钟周期累加频率控制字，正弦查找表根据相位值输出幅度，DAC将数字信号转换为模拟电压。项目代码包含详细中文注释及操作视频。
34
0
0
|
3月前
|
算法
异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行，分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理，包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
88
8
8
|
3月前
|
算法
物联网
异构计算
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4FSK调制解调系统的Verilog实现，包括高斯信道模块和误码率统计模块，支持不同SNR设置。系统在Vivado 2019.2上开发，展示了在不同SNR条件下的仿真结果。4FSK调制通过将输入数据转换为四个不同频率的信号来提高频带利用率和抗干扰能力，适用于无线通信和数据传输领域。文中还提供了核心Verilog代码，详细描述了调制、加噪声、解调及误码率计算的过程。
108
11
11
热门文章
最新文章
1
基于FPGA的图像双线性插值算法verilog实现,包括tb测试文件和MATLAB辅助验证
2
嵌入式：一文看懂ASIC和FPGA的区别
3
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验十五：FIFO储存模块（同步）
4
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验十三：串口模块② — 接收
5
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验七：PS/2模块① — 键盘
6
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验二十六：VGA模块
7
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验二十七：TFT模块 - 显示
8
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验十一：PS/2模块⑤ — 扩展鼠标
9
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验十八：SDRAM模块① — 单字读写
10
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验三：按键模块② — 点击与长点击
1
基于FPGA的图像双线性插值算法verilog实现,包括tb测试文件和MATLAB辅助验证
105
2
【硬件测试】基于FPGA的16psk调制解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
37
3
基于FPGA的直接数字频率合成器verilog实现,包含testbench
34
4
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
123
5
【硬件测试】基于FPGA的8PSK调制解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
44
6
基于FPGA的信号发生器verilog实现,可以输出方波,脉冲波,m序列以及正弦波,可调整输出信号频率
195
7
【硬件测试】基于FPGA的QPSK调制解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
82
8
【硬件测试】基于FPGA的2FSK调制解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
80
9
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
159
10
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
82