FPGA新起点V1开发板（八-语法篇）——状态机
2024-07-09
274
版权
版权声明：
本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《
阿里云开发者社区用户服务协议》和
《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写
侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。
简介：
FPGA新起点V1开发板（八-语法篇）——状态机
目录
相关文章
|
异构计算
|
异构计算
|
异构计算
|
C语言
芯片
异构计算
|
6月前
|
机器学习/深度学习
算法
数据安全/隐私保护
基于FPGA的SNN脉冲神经网络之LIF神经元verilog实现,包含testbench
本项目展示了 LIF（Leaky Integrate-and-Fire）神经元算法的实现与应用，含无水印运行效果预览。基于 Vivado2019.2 开发，完整代码配有中文注释及操作视频。LIF 模型模拟生物神经元特性，通过积分输入信号并判断膜电位是否达阈值产生脉冲，相较于 Hodgkin-Huxley 模型更简化，适合大规模神经网络模拟。核心程序片段示例，助您快速上手。
270
7
8
|
9月前
|
算法
数据安全/隐私保护
异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介
本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子，该滤波器在收敛速度和稳态误差之间取得良好平衡，适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性，具体操作可参考配套视频。
324
74
74
|
7月前
|
算法
数据安全/隐私保护
异构计算
基于LSB最低有效位的音频水印嵌入提取算法FPGA实现,包含testbench和MATLAB对比
本项目展示了一种基于FPGA的音频水印算法，采用LSB（最低有效位）技术实现版权保护与数据追踪功能。使用Vivado2019.2和Matlab2022a开发，完整代码含中文注释及操作视频。算法通过修改音频采样点的最低有效位嵌入水印，人耳难以察觉变化。然而，面对滤波或压缩等攻击时，水印提取可能受影响。该项目运行效果无水印干扰，适合实时应用场景，核心逻辑简单高效，时间复杂度低。
168
13
13
|
7月前
|
算法
数据安全/隐私保护
异构计算
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本内容展示了基于Vivado2019.2的算法仿真效果，包括设置不同信噪比（SNR=8db和20db）下的结果及整体波形。同时，详细介绍了2ASK调制解调技术的原理与实现，即通过改变载波振幅传输二进制信号，并提供数学公式支持。此外，还涉及帧同步理论，用于确定数据帧起始位置。最后，给出了Verilog核心程序代码，实现了2ASK解调与帧同步功能，结合DDS模块生成载波信号，完成信号处理流程。
133
0
1
|
10月前
|
算法
数据安全/隐私保护
异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统，包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真，设置不同SNR（如8dB、12dB），验证了软解调相较于传统16QAM系统的优越性，误码率显著降低。系统采用Verilog语言编写，详细介绍了16QAM软解调的原理及实现步骤，适用于高性能数据传输场景。
411
69
69
|
7月前
|
编解码
算法
数据安全/隐私保护
基于FPGA的信号DM编解码实现,包含testbench和matlab对比仿真
本项目展示了DM编解码算法的实现与测试结果。FPGA测试结果显示为T1，Matlab仿真结果为T2。使用软件版本为Matlab 2022a和Vivado 2019.2。核心程序包含详细中文注释和操作视频。DM编解码通过比较信号样本差值进行编码，适用于音频等低频信号处理。硬件结构包括编码器（采样器、减法器、比较器）和解码器（解码器、积分器）。
120
1
1
热门文章
最新文章
1
嵌入式：一文看懂ASIC和FPGA的区别
2
FPGA资源平民化 - 阿里云FaaS F2使用指南
3
助力全站WebP ，阿里云云上FPGA 团队发布 WebP图片解决方案
4
阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、高性能计算架构区别
5
FPGA - 7系列 FPGA内部结构之Clocking -01- 时钟架构概述（二）
6
数电FPGA实验：实验一 基于FPGA的计数器设计 （基本任务：采用原理图法设计一个十进制计数器，完成波形功能仿真和时序仿真。拓展任务1：采用原理图法设计一个六进制计数器，完成波形功能仿真和时序仿真）
7
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验二十五：SDHC模块
8
数字信号处理-05- FPGA常用运算模块-复数乘法器（二）
9
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验二十一：SDRAM模块④ — 页读写 β
10
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验十九：SDRAM模块② — 多字读写
1
基于FPGA的SNN脉冲神经网络之LIF神经元verilog实现,包含testbench
270
2
【硬件测试】基于FPGA的QPSK调制+软解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
164
3
【硬件测试】基于FPGA的2ASK+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设置SNR
161
4
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
133
5
基于LSB最低有效位的音频水印嵌入提取算法FPGA实现,包含testbench和MATLAB对比
168
6
【硬件测试】基于FPGA的MSK调制解调系统系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
219
7
【硬件测试】基于FPGA的16QAM调制+软解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
177
8
【硬件测试】基于FPGA的4ASK调制解调通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
164
9
【硬件测试】基于FPGA的4FSK调制解调通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
137
10
【硬件测试】基于FPGA的1024QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
156