《企业网D1Net》10月11日（北京）
Achronix Semiconductor公司今日宣布：推出可集成至客户系统级芯片(SoC)中的Speedcore™ 嵌入式FPGA(embedded FPGA ，eFPGA)知识产权(IP)产品，并即刻开始向客户供货。Speedcore是专为计算和网络加速应用而设计。Speedcore eFPGA产品使用Achronix成熟的、经过验证的ACE软件设计工具。
据企业网D1Net记者了解，利用Speedcore IP产品，客户可以针对其应用来定制最佳的芯片面积、功耗和资源配置。客户可以通过定义查找表(LUT)、嵌入式存储器以及DSP的数量。此外，客户可以定义Speedcore的宽高比、输入输出(IO)端口的连接，还可以在功耗和性能之间进行权衡。Achronix提供了Speedcore IP产品的GDS II文件，客户可直接将其集成至自己的SoC中;Achronix还提供了其ACE设计工具的一个定制化的全功能版本，客户可用来对Speedcore eFPGA的功能进行设计、验证和编程。
Speedcore：最佳硬件加速器
在当前新IT环境下，数据中心和企业中的计算与通信基础设施在指数级数据增长速率、不断变化的安全和软件虚拟化要求面前，很难再保持同步。传统的多核CPU和SoC需要可编程硬件加速器来预处理和卸载数据，从而提升其计算性能。
FPGA则是目前被认为的最佳硬件加速器解决方案，因为随着算法的不断变化，加速器需要不断用新的功能来实现更新。对于低至中容量应用，独立的FPGA芯片是一种方便且实际的解决方案;然而，对于高容量应用，Speedcore则是最佳解决方案，其优势显著：包括更低的功耗以及更高的接口性能，更低的系统成本等。
在功耗方面，Speedcore以内部连线方式直接连接至SoC，从而省去了在外置独立FPGA中可见的大型可编程输入输出缓冲(IO buffer)。可编程输入输出电路的功耗占据了独立FPGA总功耗的一半。Speedcore的芯片面积可以根据客户最终应用的需求而定制。而且，为了更低的功耗，客户可以调整工艺技术来实现性能的平衡。
在接口性能方面，相比独立的FPGA芯片接口，Speedcore IP 的接口延迟更低、性能更高。Speedcore通过一个超宽的并行接口连接至ASIC，而独立的FPGA通常通过一个高延迟的串行器/解串器(SerDes)架构进行连接。
在系统成本方面，因为省去了可编程输入输出缓冲(IO buffer)架构，Speedcore的芯片面积比独立的FPGA小得多。且由于FPGA拥有较高的引脚数，为了支持这些引脚的扇出，PCB需要较多的层数，采用Speedcore IP可以避免这个问题。另外，Speedcore省去了对独立FPGA周边所有支持性元器件的需求，这些元器件包括电源调节器、时钟发生器、电平位移器、无源元件和FPGA冷却器件。
此外，Speedcore IP还拥有更高的系统可靠性和良品率，通过 将FPGA的功能集成至一片ASIC中，可消除在印制电路板上放置一颗独立的FPGA所造成的可靠性和良率损失。
因此，Achronix Semiconductor董事长兼首席执行官Robert Blake先生说：“Achronix是第一家提供带有嵌入式系统级别IP的高密度FPGA的供应商。我们正在使用相同的、经过验证的技术向客户提供我们的eFPGA产品，这些客户都希望将ASIC设计的各种高效能和eFPGA可编程硬件加速器的灵活性结合在同一款芯片中。FPGA作为IP集成到SOC芯片中会有很多内在的优势，长期以来，设计人员一直在寻找嵌入式FPGA用于众多不同的高性能应用。”
