基于CAPI接口的FPGA异构加速卡发布

简介:

备受关注的2016 OpenPOWER中国峰会如期举行。在2015年里程碑式的卓越成果基础上,经历一年的迅猛发展,OpenPOWER生态系统日趋完善,众多的创新科技成果脱颖而出。作为OpenPOWER生态体系中的一环,在此次峰会上,杭州菲数科技也正式发布了第一款支持CAPI接口技术的FPGA异构加速卡——FX410Q。

菲数FX410Q加速平台,搭载Xilinx新一代20nm Kintex Ultrascale FPGA 芯片KU115(内嵌5,520个高性能DSP运算单元,76Mb内部存储),配备2个40G和2个10G以太网口,2个独立的具有2133MT/s传输能力的DDR4通道,主机侧接口为8 lane的PCIe 3.0。该平台,因其具备高计算能力,高数据吞吐率,以及高能效比,能够满足数据中心,医疗影像,大数据分析挖掘等多种市场。

FX410Q全面支持CAPI接口协议。作为IBM面向POWER系统的一致性加速处理器接口,CAPI在保证加速平台与主机间的内存一致性的同时,消除IO驱动程序等中间环节,降低了IO子系统开销和复杂性,直接分配大块虚拟内存,无需拷贝、拼接,从而提高有效性能,是异构系统接口的理想选择。

菲数科技依托专业的FPGA开发设计团队,在异构加速平台的基础上,进一步为客户提供定制化的加速整体解决方案,涉及高性能计算,分布式计算,存储,网络等多个领域的核心技术。

作为互联网经济基础设施的建设者,菲数科技致力于帮助更多的客户提升其数据处理能力。




本文出处:畅享网
本文来自云栖社区合作伙伴畅享网,了解相关信息可以关注vsharing.com网站。
目录
相关文章
|
数据库 Anolis 开发者
关于硬件加速器FPGA的异构加速流程&龙蜥CI框架及实践介绍 | 第 87-88 期
今天下午4点,浪潮信息异构加速软件工程师将以数据库为例,解读硬件加速器 FPGA 的异构加速流程。
|
存储 编解码 数据挖掘
英特尔推出新一代Stratix 10 FPGA加速卡:性能提升3倍
去年 10 月,英特尔发布了面向服务器的 FPGA 计算卡 Arria 10,并于今年 4 月宣布其已被部署在主流服务器中。时间仅过去不到一年,我们就看到了 Arria 的继任者。9 月 26 日,这家芯片科技巨头宣布推出 Stratix 10 SX FPGA 的全新可编程加速卡。
549 0
英特尔推出新一代Stratix 10 FPGA加速卡:性能提升3倍
|
14天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
108 74
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
146 69
|
1月前
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
73 26
|
13天前
|
存储 编解码 算法
基于FPGA的直接数字频率合成器verilog实现,包含testbench
本项目基于Vivado 2019.2实现DDS算法,提供完整无水印运行效果预览。DDS(直接数字频率合成器)通过数字信号处理技术生成特定频率和相位的正弦波,核心组件包括相位累加器、正弦查找表和DAC。相位累加器在每个时钟周期累加频率控制字,正弦查找表根据相位值输出幅度,DAC将数字信号转换为模拟电压。项目代码包含详细中文注释及操作视频。
|
2月前
|
算法 异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
79 8
|
2月前
|
算法 物联网 异构计算
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4FSK调制解调系统的Verilog实现,包括高斯信道模块和误码率统计模块,支持不同SNR设置。系统在Vivado 2019.2上开发,展示了在不同SNR条件下的仿真结果。4FSK调制通过将输入数据转换为四个不同频率的信号来提高频带利用率和抗干扰能力,适用于无线通信和数据传输领域。文中还提供了核心Verilog代码,详细描述了调制、加噪声、解调及误码率计算的过程。
79 11
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
56 1

热门文章

最新文章