基于CAPI接口的FPGA异构加速卡发布

简介:

备受关注的2016 OpenPOWER中国峰会如期举行。在2015年里程碑式的卓越成果基础上,经历一年的迅猛发展,OpenPOWER生态系统日趋完善,众多的创新科技成果脱颖而出。作为OpenPOWER生态体系中的一环,在此次峰会上,杭州菲数科技也正式发布了第一款支持CAPI接口技术的FPGA异构加速卡——FX410Q。

菲数FX410Q加速平台,搭载Xilinx新一代20nm Kintex Ultrascale FPGA 芯片KU115(内嵌5,520个高性能DSP运算单元,76Mb内部存储),配备2个40G和2个10G以太网口,2个独立的具有2133MT/s传输能力的DDR4通道,主机侧接口为8 lane的PCIe 3.0。该平台,因其具备高计算能力,高数据吞吐率,以及高能效比,能够满足数据中心,医疗影像,大数据分析挖掘等多种市场。

FX410Q全面支持CAPI接口协议。作为IBM面向POWER系统的一致性加速处理器接口,CAPI在保证加速平台与主机间的内存一致性的同时,消除IO驱动程序等中间环节,降低了IO子系统开销和复杂性,直接分配大块虚拟内存,无需拷贝、拼接,从而提高有效性能,是异构系统接口的理想选择。

菲数科技依托专业的FPGA开发设计团队,在异构加速平台的基础上,进一步为客户提供定制化的加速整体解决方案,涉及高性能计算,分布式计算,存储,网络等多个领域的核心技术。

作为互联网经济基础设施的建设者,菲数科技致力于帮助更多的客户提升其数据处理能力。




本文出处:畅享网
本文来自云栖社区合作伙伴畅享网,了解相关信息可以关注vsharing.com网站。
目录
相关文章
|
数据库 Anolis 开发者
关于硬件加速器FPGA的异构加速流程&龙蜥CI框架及实践介绍 | 第 87-88 期
今天下午4点,浪潮信息异构加速软件工程师将以数据库为例,解读硬件加速器 FPGA 的异构加速流程。
|
存储 编解码 数据挖掘
英特尔推出新一代Stratix 10 FPGA加速卡:性能提升3倍
去年 10 月,英特尔发布了面向服务器的 FPGA 计算卡 Arria 10,并于今年 4 月宣布其已被部署在主流服务器中。时间仅过去不到一年,我们就看到了 Arria 的继任者。9 月 26 日,这家芯片科技巨头宣布推出 Stratix 10 SX FPGA 的全新可编程加速卡。
531 0
英特尔推出新一代Stratix 10 FPGA加速卡:性能提升3倍
|
1天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
13 1
|
22天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的64QAM调制解调通信系统的设计与实现,包括信号生成、调制、解调和误码率测试。系统在Vivado 2019.2中进行了仿真,通过设置不同SNR值(15、20、25)验证了系统的性能,并展示了相应的星座图。核心程序使用Verilog语言编写,加入了信道噪声模块和误码率统计功能,提升了仿真效率。
40 4
|
22天前
|
监控 算法 数据安全/隐私保护
基于三帧差算法的运动目标检测系统FPGA实现,包含testbench和MATLAB辅助验证程序
本项目展示了基于FPGA与MATLAB实现的三帧差算法运动目标检测。使用Vivado 2019.2和MATLAB 2022a开发环境,通过对比连续三帧图像的像素值变化,有效识别运动区域。项目包括完整无水印的运行效果预览、详细中文注释的代码及操作步骤视频,适合学习和研究。
|
1月前
|
存储 算法 数据处理
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本系统在原有的8PSK调制解调基础上,新增了高斯信道与误码率统计模块,验证了不同SNR条件下的8PSK性能。VIVADO2019.2仿真结果显示,在SNR分别为30dB、15dB和10dB时,系统表现出不同的误码率和星座图分布。8PSK作为一种高效的相位调制技术,广泛应用于无线通信中。FPGA凭借其高度灵活性和并行处理能力,成为实现此类复杂算法的理想平台。系统RTL结构展示了各模块间的连接与协同工作。
47 16
|
27天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现16QAM调制解调通信系统,使用Verilog语言编写,包括信道模块、误码率统计模块。通过设置不同SNR值(如8dB、12dB、16dB),仿真测试系统的误码性能。项目提供了完整的RTL结构图及操作视频,便于理解和操作。核心程序实现了信号的生成、调制、信道传输、解调及误码统计等功能。
38 3
|
4天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的256QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了256QAM调制解调算法的仿真效果及理论基础。使用Vivado 2019.2进行仿真,分别在SNR为40dB、32dB和24dB下生成星座图,并导入Matlab进行分析。256QAM通过将8比特数据映射到复平面上的256个点,实现高效的数据传输。Verilog核心程序包括调制、信道噪声添加和解调模块,最终统计误码率。
11 0
|
30天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
### 简介 本项目采用VIVADO 2019.2进行了十六进制相位移键控(16PSK)算法仿真,结果显示,在SNR=30dB时效果为Tttttttttttttt12,在SNR=20dB时效果为Tttttttttttttt34。系统RTL结构如Tttttttttttttt555555所示。16PSK是一种高效的相位调制技术,能在每个符号时间内传输4比特信息,适用于高速数据传输。其工作原理包括将比特流映射到16个相位状态之一(Tttttttttttttt777777),并通过匹配滤波和决策进行解调。具体Verilog核心程序见完整代码。
30 1

热门文章

最新文章

下一篇
无影云桌面