Xilinx FPGA SPI配置芯片都支持哪些型号

简介: Xilinx FPGA SPI配置芯片都支持哪些型号

众所周知,大多数FPGA芯片都会外挂一片Flash芯片,用于存储FPGA的程序文件。

FPGA程序下载分为两种,一种是片上调试,程序会下载到内部RAM空间,掉电程序会丢失。


另一种是程序固化,程序会下载到外部Flash芯片,一般采用的是SPI接口的Flash芯片,包括1/4/8/16位数据宽度,但不是所有型号的SPI Flash芯片都支持作为FPGA的配置芯片。

640.jpg


本文以Xilinx FPGA为例,介绍Xilinx FPGA ISE开发环境——iMPACT下载软件所支持的SPI Flash型号,用于硬件电路设计时外部配置芯片选型。


支持的SPI Flash芯片型号


这里指的SPI Flash一般是1位和4位数据总线的SPI Flash,


7 系列的FPGA支持的SPI Flash芯片型号


包括Kintex-7、Artix-7、Virtex-7系列。

640.jpg


注意:

  • 支持S25FL129P、S25FL256S,不支持S25FL128P
  • 只支持64KB扇区大小的Flash芯片


Virtex和Spartan系列支持的SPI芯片型号


主要包括Spartan-3、Spartan-6、Virtex-5、Virtex-6。

640.jpg


注意:

  • 支持S25FL032P、S25FL064P、S25FL129P,不支持S25FL128P
  • 只支持64KB扇区大小的Flash芯片


支持的BPI Flash芯片

这里指的BPI Flash(Byte Peripheral Interface)一般是8或16位数据总线的Flash芯片。


7系列支持的BPI Flash芯片型号

包括Kintex-7、Artix-7、Virtex-7系列。

640.jpg


Virtex和Spartan系列支持的BPI芯片型号

主要包括Spartan-3、Spartan-6、Virtex-5、Virtex-6。

640.jpg


ZYNQ支持的QSPI Flash芯片型号

640.jpg


ZYNQ系列支持的NOR Flash芯片型号

640.jpg


ZYNQ系列支持的NAND Flash芯片型号

640.jpg

目录
相关文章
|
5月前
|
异构计算 内存技术
FPGA进阶(1):基于SPI协议的Flash驱动控制(二)
FPGA进阶(1):基于SPI协议的Flash驱动控制
63 0
|
5月前
|
异构计算 内存技术
FPGA进阶(1):基于SPI协议的Flash驱动控制(一)
FPGA进阶(1):基于SPI协议的Flash驱动控制(一)
202 0
|
异构计算
【FPGA】基本实验步骤演示 | Verilog编码 | 运行合成 | 设备/引脚分配 | 综合/实施 | 设备配置 | 以最简单的逻辑非为例
【FPGA】基本实验步骤演示 | Verilog编码 | 运行合成 | 设备/引脚分配 | 综合/实施 | 设备配置 | 以最简单的逻辑非为例
107 0
|
机器学习/深度学习 调度 芯片
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(一)
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC
104 0
|
7月前
|
存储 芯片 异构计算
【FPGA原型验证】FPGA 技术:芯片和工具-当今的 FPGA 器件技术_fpga原型版本
【FPGA原型验证】FPGA 技术:芯片和工具-当今的 FPGA 器件技术_fpga原型版本
190 0
|
算法 异构计算
m基于FPGA的多径信道模拟verilog实现,包含testbench,可配置SNR,频偏,多径增益和多径延迟
m基于FPGA的多径信道模拟verilog实现,包含testbench,可配置SNR,频偏,多径增益和多径延迟
230 0
|
算法 异构计算
m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏
m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏
260 0
|
存储 前端开发 芯片
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(三)
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(三)
119 0
|
芯片 C++ 异构计算
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(二)
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(二)
86 0
|
存储 算法 异构计算
m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量
m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量
380 0

热门文章

最新文章