快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(一)

简介: 快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC

这篇文章带来ECE111第九节课的Slides以及自己的一些补充。

该课程的网站如下:

https://link.zhihu.com/?target=http%3A//cwcserv.ucsd.edu/~billlin/classes/ECE111/index.php

这节课的内容比较轻松,主要是讨论FPGA和ASIC之间的一些区别与联系。至于SHA256那个Project,我这边已经写了一半了,等完成以后会单独写一篇文章。就重点代码进行讲解,然后附上相应的代码。

回归主题,开始这节课的介绍:

首先我们看一下设计的选择范围,首先明确一个基本点。就是速度通用性往往是相悖的。很少有某个东西既有非常快的速度,又具有很强的通用性。通常我们认为ASIC也就是专用芯片是最快速的,但这种芯片基本没有灵活性,而对于我们大家使用最多的通用处理器如Intel X86、ARM等而言,其基本可以做你想做的任何事情,但针对某一特定应用如神经网络运算,则显得有些力不从心(暂时不考虑其内部增加的定制单元和指令扩展)。

此外还有一个类型的处理器概念已经火了一段时间了,但是由于软件工具链的限制,一直没有得到很好的推广。那就是CGRA,它的目标是达到接近CPU的可编程性,同时接近专用ASIC的计算能效比。如下图所示。该处理器又有个另外的说法:软件定义硬件。其实现机制是通过软件调度不同的运算单元PE,来实现不同的运算。有点类似于FPGA,但是CGRA的粒度更粗,配置更快。关于CGRA的更多概念大家可以查阅相关资料。大家有兴趣的话我也可以单独写一篇文章进行介绍。

上图是FPGA的常见结构,它通过可编程CBs和Switch Box实现路由。大家按照MUX的机制进行理解即可。其逻辑电路是通过可编程逻辑块(CLBs)实现。CLB实际上是Xilinx芯片的基本组成单元。在Altera中称为LE(Logic Elements)。这二者没有本质区别,都是基本的逻辑单元。

CLB的基本组成如上图所示。由查找表(Lookup Table,LUT)、D触发器和MUX组成。MUX可以决定是从LUT输出还是DFF输出。上图只是最简单的一个CLB图示,不同型号的FPGA的LUT内部组成略有区别,如查找表的数量、触发器的数量有所不同。但就本质而言,没有区别。大家掌握上图结构即可。

LUT架构如图所示,它是一个组合逻辑电路,由级联的MUX组成。学过数字电路的同学大家应该都知道,16选1的MUX是由2个8选1的MUX拼成的。就如上图所示。

上图是ALtera的FPGA的ALM框图。其针对加法链做了优化。

目录
相关文章
|
2月前
|
机器学习/深度学习 弹性计算 编解码
阿里云服务器计算架构X86/ARM/GPU/FPGA/ASIC/裸金属/超级计算集群有啥区别?
阿里云服务器ECS提供了多种计算架构,包括X86、ARM、GPU/FPGA/ASIC、弹性裸金属服务器及超级计算集群。X86架构常见且通用,适合大多数应用场景;ARM架构具备低功耗优势,适用于长期运行环境;GPU/FPGA/ASIC则针对深度学习、科学计算、视频处理等高性能需求;弹性裸金属服务器与超级计算集群则分别提供物理机级别的性能和高速RDMA互联,满足高性能计算和大规模训练需求。
|
7月前
|
存储 机器学习/深度学习 并行计算
阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、高性能计算架构区别
在我们选购阿里云服务器的时候,云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选,有的用户并不清楚他们之间有何区别,本文主要简单介绍下不同类型的云服务器有何不同,主要特点及适用场景有哪些。
阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、高性能计算架构区别
|
7月前
|
存储 芯片 异构计算
【FPGA原型验证】FPGA 技术:芯片和工具-当今的 FPGA 器件技术_fpga原型版本
【FPGA原型验证】FPGA 技术:芯片和工具-当今的 FPGA 器件技术_fpga原型版本
189 0
|
机器学习/深度学习 弹性计算 并行计算
阿里云服务器租用收费价格参考,GPU/FPGA/ASIC架构云服务器收费价格表
GPU/FPGA/ASIC架构阿里云服务器有GPU计算型gn7r、GPU计算型gn7i、GPU计算型gn6v、GPU计算型gn6i等实例规格可选,不同实例规格的租用收费价格是不一样的,本文为大家汇总了目前基于GPU/FPGA/ASIC架构下的各个实例规格的阿里云服务器收费标准,以供参考。
阿里云服务器租用收费价格参考,GPU/FPGA/ASIC架构云服务器收费价格表
|
存储 前端开发 芯片
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(三)
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(三)
119 0
|
芯片 C++ 异构计算
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(二)
快速入门数字芯片设计,UCSD ECE111(九)FPGA vs ASIC(二)
83 0
|
2天前
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
39 26
|
8天前
|
算法 异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
28 8
|
24天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
39 1
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的64QAM调制解调通信系统的设计与实现,包括信号生成、调制、解调和误码率测试。系统在Vivado 2019.2中进行了仿真,通过设置不同SNR值(15、20、25)验证了系统的性能,并展示了相应的星座图。核心程序使用Verilog语言编写,加入了信道噪声模块和误码率统计功能,提升了仿真效率。
50 4

热门文章

最新文章