芯片设计:FPGA开发学习

简介: 芯片设计:FPGA开发学习

1、课程准备


1.1 FPGA概论


1、请看视频教程里01 FPGA概论;

2、看书籍第一篇 FPGA基础知识的第一章FPGA简介


1.2 了解FPGA的开发流程


1、请看视频教程里 02 FPGA开发流程

2、看书籍第一篇 FPGA基础知识的第二章FPGA开发流程

【作业】完成以上任务后,手画FPGA开发流程,要求将FPGA开发流程熟记于心。


1.3 下载并安装Quartus/modelsiam和GVIM软件


1、quartus软件

下载链接:https://pan.baidu.com/s/1v_ke8sK78lWMl-Z1GUk-pA

提取码:k10g

注:安装完即可,后面会有软件使用的课程;


2、Gvim的下载和安装

下载链接:https://pan.baidu.com/s/1OBQSFpFLRdgpG3DrM8lxjw

提取码:kv8r


3、仿真工具modesiam下载和安装,并完成modelsiam的使用教程学习

下载链接:https://pan.baidu.com/s/1DpLvp_fexQQ7RgtWpgPkjw

提取码:75t8

【作业】完成modesiam的安装后,学习modelsiam的使用方法和modelsiam波形观看方法视频的学习,然后完成modelsiam使用训练的5道练习题。

1670834729211.jpg

接下来,我们开始学习语法学习阶段啦,硬件描述语言Verilog,这是我们写程序的基础。


2.Verilog语言学习


2.1 【第四课】:硬件描述语言Verilog学习(一)


1、学习视频教程03 Verilog历史、04综合和仿真、05模块结构、06 信号类型;

2、看书籍与视频对应的第三章 第1-4节;


2.2【第五课】:硬件描述语言Verilog学习(二)


1、学习视频教程07 程序语句、08-11数字进制;

2、看书籍与视频对应的第三章 第5节的5.1和5.2;


2.3【第六课】:硬件描述语言Verilog学习(三)


1、学习视频教程12-14 算术运算符;

2、看书籍与视频对应的第三章 第5节的5.3;


2.4 【第七课】:硬件描述语言Verilog学习(四)


1、学习视频教程15-18,完成逻辑运算符、关系运算符和移位运算符的学习;

2、看书籍与视频对应的第三章 第5节的5.4-5.7的内容;


2.5 【第八课】:硬件描述语言Verilog学习(五)


1、学习视频教程19-21,完成条件运算符和拼接运算符的学习;

2、看书籍与视频对应的第三章 第5节的5.8-5.9的内容;


2.6【第九课】:硬件描述语言Verilog学习(六)


1、学习视频教程22-24,完成时序逻辑的学习;

2、看书籍与视频对应的第三章 第6节的6.1-6.3的内容;


2.7【第十课】:硬件描述语言Verilog学习(七)


1、学习视频教程25-26,完成时序逻辑和对应硬件、阻塞和非阻塞赋值的学习;

2、看书籍与视频对应的第三章 第6节的6.4-6.5的内容;


【作业】

1、登录考试酷班级,完成自测练习《Verilog语法》的测试,巩固一下知识点,检验一下学习效果。

2、Verilog代码改错练习

下载链接:https://pan.baidu.com/s/1rOkxySRzUcKdJAuwuWIW7w

提取码:24st

注意:初学者最多范的错误是一行一行的去找错误。这种做法是不对的,万一以后项目越来越大,有几十万行代码的时候呢?所以,在完成以上作业之前,大家有必要先学习掌握定位问题的方法,提高定位到问题的效率。请学习 定位问题能力http://www.fpgabbs.cn/thread-268-1-1.html


接下来,我们要开始quartus工具的学习啦!


3、仿真工具


3.1【第十一课】:FPGA开发平台Quartus学习


1、在开始学习之前,请确保您的quartus软件已经成功安装完成;

2、学习视频教程27-31集,quartus软件使用教程;

3、看书籍与视频对应的第四章《》FPGA开发平台介绍》;

【作业】完成《第一个上板例程》的上板,并完成固化;

案例下载链接:https://pan.baidu.com/s/1BYAROUguF9vVRMTQO2cx_A

提取码:qdwk


3.2 【第十二课】:在线逻辑分析仪Signaltap


Signaltap是ALTERA的在线调试工具,其重要性可与仿真工程等同,是学习FPGA必须掌握的工具,而且是必须熟练掌握。


1、学习视频教程32-35集,关于signaltap的内容

2、看书籍与视频对应的第五章 《在线逻辑分析仪signaltap》;


【作业】完成signaltap的6个训练题。

作业下载链接:https://pan.baidu.com/s/1FnmRmqjCndq1uu13zPyFJA

提取码:9mee


1670834775772.jpg


3.3【第十三课】:高效编辑器GVIM


1、学习视频教程36-41集,关于高效GVIM编辑器的内容

2、看书籍与视频对应的第二篇的第一章高效GVIM编辑器内容;

3、下载以下文件作速查备用:

vim 快捷命令 建议打印

1670834808515.jpg


【作业】

1、熟记以上内容;

2、将GVIM设置成默认编辑器;

方法:

Vivado设置默认编辑器为GVIM的方法 请点这里

Quartus设置默认编辑器为GVIM的方法 请点这里


3.4【第十四课】:GVIM模板的学习


1、学习视频教程第42集,明德扬多用模板专注设计的内容;

2、看书籍与视频对应的第二篇的第二章多用模板的内容;

3、下载以下文件作速查备用:

基于明德扬课程的GVIM教程.pdf (199.32 KB, 下载次数: 26)

【作业】登录考试酷班级,完成自测练习《模板命令及GVIM指令》的测试,巩固知识点,检验学习效果。


3.5【第十五课】:实验平台


1、学习视频教程第43集,实验平台介绍;

2、自愿购买课程配套的学习开发板MP801;购买链接:https://item.taobao.com/item.htm?spm=a1z10.1-c.w4004-22068449643.2.26f039cf3wkUTE&id=600332006337


4、设计思路


4.1【第十六课】:至简设计法规范(一)


1、学习视频教程第44集 波形图规则和第45集 计数器规范;

2、看书籍第四章的第一节和第二节内容;

【作业】下载《高手修炼课》试听资料进行学习,完成9个练习

链接:https://pan.baidu.com/s/1twAe2X7wQQqyE5zfRKh_pQ

提取码:2mwl


3、学习视频教程第46集 状态机规范;

4、看书籍第四章的第三节状态机规范;

【课程推荐】计数器、状态机在FPGA中的重要性无需多讲,基本上所有的逻辑设计,都可以用计数器和状态机来设计。学习逻辑设计高手修炼课用训练的方式,通过64个项目训练设计技巧,详情请点击:https://item.taobao.com/item.htm?spm=a1z10.1-c.w4004-22068459804.2.791839cfA7LGRI&id=607832883713


4.2【第十七课】:至简设计法规范(二)


1、学习视频教程第47集 接口规范和第48集 FIFO规范;

2、看书籍第四章的第四节和第五节内容;


【作业】下载《FIFO课程》资料进行学习,完成此资料的9个练习;

链接:https://pan.baidu.com/s/1nh3aiPl5Z5DCXM9EcX6Y2w

提取码:r0aw


MDY的FIFO课程提供5大阶段,共41个练习项目,更多详情请点击:https://item.taobao.com/item.htm?spm=a1z10.1-c.w4004-22068459804.6.791839cfM5hnQr&id=608007391707


接下来,正式进入项目阶段的学习啦!


5、项目学习


5.1【第十八课】1位闪烁灯设计


1、学习视频教程第49集/第50集 1位闪烁灯设计;

2、看书籍第三篇 第一章 1位闪烁灯设计;


【作业】完成设计后,上板看效果。


5.2【第十九课】:4位闪烁灯设计


1、学习视频教程第51集 4位闪烁灯设计;

2、看书籍第三篇 第二章 4位闪烁灯设计;


【作业】完成设计后,上板看效果。


5.3【第二十课】:PWM呼吸灯设计


1、学习视频教程第52集 PWM呼吸灯设计;

2、看书籍第三篇 第三章 PWM呼吸灯设计;


【作业】完成设计后,上板看效果。


5.4【第二十一课】:串口通信


1、学习视频教程第53集 串口通信;

2、看书籍第三篇 第四章 串口通信;


【作业】完成设计后,上板看效果。


5.5【第二十二课】:数码管动态扫描


1、学习视频教程第54集 数码管动态扫描;

2、看书籍第三篇 第五章 数码管动态扫描;


【作业】完成设计后,上板看效果。


5.6【第二十三课】:秒表功能


1、学习视频教程第55集 秒表功能;

2、看书籍第三篇 第六章 秒表功能;


【作业】完成设计后,上板看效果。


5.7【第二十四课】:数字时钟


1、学习视频教程第56集 数字时钟;

2、看书籍第三篇 第七章 数字时钟;


【作业】完成设计后,上板看效果。


5.8【第二十五课】:VGA显示颜色


1、学习视频教程第57集 VGA显示原理和开发板VGA介绍

2、学习视频教程第58集 VGA显示颜色;

2、看书籍第三篇 第八章 VGA显示颜色


【作业】完成设计后,上板看效果。


5.9【第二十六课】:VGA显示矩阵


待更新


5.10【第二十七课】:VGA显示圆


5.11【第二十八课】:VGA显示图片


5.12【第二十九课】:信号发生器与DA转换


5.13【第三十课】:FIR滤波器设计


5.14【第三十一课】:插值滤波器设计


5.15【第三十二课】:AD采集



相关文章
|
算法 异构计算
基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序
基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序
|
数据采集 算法 测试技术
【硬件测试】基于FPGA的1024QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的1024QAM基带通信系统的硬件测试版本,包含testbench、高斯信道模块和误码率统计模块。系统新增ila在线数据采集和vio在线SNR设置模块,支持不同SNR条件下的性能测试。1024QAM调制将10比特映射到复平面上的1024个星座点之一,实现高效数据传输。硬件测试结果表明,在SNR=32dB和40dB时,系统表现出良好的性能。Verilog核心程序展示了各模块的连接与功能实现。
413 7
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的4ASK调制解调通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的4ASK调制解调系统的硬件测试版本,该系统包括testbench、高斯信道模块和误码率统计模块,并新增了ILA在线数据采集和VIO在线SNR设置功能。通过VIO设置不同SNR(如15dB和25dB),实现了对系统性能的实时监测与调整。4ASK是一种通过改变载波幅度表示数据的数字调制方式,适用于多种通信场景。FPGA平台的高效性和灵活性使其成为构建高性能通信系统的理想选择。
424 17
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本内容展示了基于Vivado2019.2的算法仿真效果,包括设置不同信噪比(SNR=8db和20db)下的结果及整体波形。同时,详细介绍了2ASK调制解调技术的原理与实现,即通过改变载波振幅传输二进制信号,并提供数学公式支持。此外,还涉及帧同步理论,用于确定数据帧起始位置。最后,给出了Verilog核心程序代码,实现了2ASK解调与帧同步功能,结合DDS模块生成载波信号,完成信号处理流程。
337 0
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的4FSK调制解调通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文基于之前的文章《基于FPGA的4FSK调制解调系统》,增加了ILA在线数据采集模块和VIO在线SNR设置模块,实现了硬件测试版本。通过VIO设置不同SNR(如10dB和20dB),并展示了ILA采集的数据结果。四频移键控(4FSK)是一种数字调制方法,利用四个不同频率传输二进制数据,具有较高的频带利用率和抗干扰性能。输入的二进制数据分为两组,每组两个比特,对应四个频率f1、f2、f3、f4,分别代表二进制组合00、01、10、11。调制过程中选择相应频率输出,并进行幅度调制以增强抗干扰能力。接收端通过带通滤波器提取信号并还原为原始二进制数据。
414 7
|
数据采集 算法 数据处理
【硬件测试】基于FPGA的256QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的256QAM基带通信系统的硬件测试版本,包含testbench、高斯信道模块和误码率统计模块。系统新增ila在线数据采集和vio在线SNR设置模块,支持不同信噪比(如30dB和40dB)的仿真测试,并提供配套操作视频。256QAM调制方案每个符号携带8比特信息,通过复数值星座图映射实现高效传输。Verilog代码展示了核心模块设计,包括SNR设置、数据处理和ILA测试分析,确保系统在实际硬件环境中的稳定性和性能。
393 2
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的16QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的16QAM基带通信系统硬件测试版本。该系统在仿真基础上增加了ILA在线数据采集和VIO在线SNR设置模块,支持不同信噪比(如15dB、25dB)的测试。16QAM是一种正交幅度调制方式,通过两路4ASK信号叠加实现,每个符号包含4比特信息。系统采用正交调幅法生成16QAM信号,并通过DAC转换为模拟信号。解调时使用正交相干解调,经低通滤波器恢复电平信号。开发板内完成发射与接收,无需定时同步模块。代码可移植至其他开发板,具体步骤见配套文档。
362 2
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的64QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的64QAM基带通信系统的硬件测试版本,包含testbench、高斯信道模块和误码率统计模块。系统新增ila在线数据采集模块和vio在线SNR设置模块,支持不同SNR条件下的仿真与测试。通过设置SNR为25dB和30dB进行测试,验证了系统的可行性和性能。此外,本文详细阐述了64QAM调制解调的工作原理,包括信号生成、调制、解调及误码率测试等环节,并提供了Verilog核心程序代码。
326 0
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
482 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
|
存储 算法 数据处理
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
368 5

热门文章

最新文章