FPGA实现任意角度旋转图片

简介: 笔记

将图片的中心移动到坐标原点


由于旋转一般是以图片的中心点旋转的,但图片的左上角的坐标是00,所以我们需要将图片的00点移动到图片的中心来,这里进行一个坐标转换,乘以如下矩阵即可。


1.png


进行旋转


旋转也是很简单,在上面的基础上再乘以如下的矩阵即可

2.png


坐标还原


在上面的时候,我们将图片的图片的中心点坐标设置为了00,所以在最后,我们要将图片的坐标还原为左上角为00的坐标,再乘以如下矩阵

3.png


结果上面的三个矩阵的相乘后,最后得到的表达式为,也就是x,y上的像素值要显示为X1和Y1上面的像素值,还要判断一下X1和Y1是否在图片区域内

4.png


python程序测试


import cv2
import math
import numpy as np
angle = 180/np.pi*5
image = cv2.imread("203_1920x1080.jpg",0)
image = cv2.resize(image,(200,100))
dst = np.zeros([100,200],dtype=np.uint8)
for x in range(0,100):
    for y in range(0,200):
        dst_x = int((y) * math.cos(angle) - (x) * math.sin(angle) + 50 * math.sin(angle) - 100 *math.cos(angle) + 100)
        dst_y = int((x) * math.cos(angle) + (y) * math.sin(angle)-100*math.sin(angle)-50*math.cos(angle)+ 50)
        if(dst_x >=0 and dst_x < 200 and dst_y >=0 and dst_y <100):
            dst[dst_y][dst_x] = image[x][y]
cv2.imshow("a",dst)
cv2.imshow("b",image)
cv2.waitKey(0)

FPGA中实现思路


从表达式中可以看出,旋转的运算是由加减乘来运算的,

sin和cos的值不好计算且设计小数,但我们可以事先将各个角度对应的值存入rom中以及将sin和cos的值扩大256再取整,这样值的误差比较小,最后只要在第二步的矩阵运算后除以一个256即可

由于这里涉及到符号问题,我们采取这样的策略,正负号与数值分离,都采取数值大的减去小的,然后用一个寄存器来判断结果是正还是负,然后接着往下计算

完整项目下载


上板效果


1.180°

1.jpg

2.45°在这里插入图片描述2.jpg

0-360°都可以,不过都要整数

公众号:FPGA之旅


目录
相关文章
FPGA-像素操作(二值图片,异或操作,暗通道rgb)
FPGA-像素操作(二值图片,异或操作,暗通道rgb)
269 0
FPGA-像素操作(二值图片,异或操作,暗通道rgb)
|
编解码 测试技术 Serverless
助力全站WebP ,阿里云云上FPGA 团队发布 WebP图片解决方案
阿里云 WebP 图片解决方案的软件部分由联捷计算科技(CTAccel)提供,再整合上阿里云自身的FaaS (FPGA as a Service) 弹性计算平台,形成了完整的阿里云 WebP 图片解决方案。
7896 0
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
134 74
|
5天前
|
编解码 算法 数据安全/隐私保护
基于FPGA的信号DM编解码实现,包含testbench和matlab对比仿真
本项目展示了DM编解码算法的实现与测试结果。FPGA测试结果显示为T1,Matlab仿真结果为T2。使用软件版本为Matlab 2022a和Vivado 2019.2。核心程序包含详细中文注释和操作视频。DM编解码通过比较信号样本差值进行编码,适用于音频等低频信号处理。硬件结构包括编码器(采样器、减法器、比较器)和解码器(解码器、积分器)。
|
3月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
187 69
|
3月前
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
106 26
|
2月前
|
存储 编解码 算法
基于FPGA的直接数字频率合成器verilog实现,包含testbench
本项目基于Vivado 2019.2实现DDS算法,提供完整无水印运行效果预览。DDS(直接数字频率合成器)通过数字信号处理技术生成特定频率和相位的正弦波,核心组件包括相位累加器、正弦查找表和DAC。相位累加器在每个时钟周期累加频率控制字,正弦查找表根据相位值输出幅度,DAC将数字信号转换为模拟电压。项目代码包含详细中文注释及操作视频。
|
4月前
|
算法 异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
103 8
|
4月前
|
算法 物联网 异构计算
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4FSK调制解调系统的Verilog实现,包括高斯信道模块和误码率统计模块,支持不同SNR设置。系统在Vivado 2019.2上开发,展示了在不同SNR条件下的仿真结果。4FSK调制通过将输入数据转换为四个不同频率的信号来提高频带利用率和抗干扰能力,适用于无线通信和数据传输领域。文中还提供了核心Verilog代码,详细描述了调制、加噪声、解调及误码率计算的过程。
136 11

热门文章

最新文章