FPGA实现任意角度旋转图片

简介: 笔记

将图片的中心移动到坐标原点


由于旋转一般是以图片的中心点旋转的,但图片的左上角的坐标是00,所以我们需要将图片的00点移动到图片的中心来,这里进行一个坐标转换,乘以如下矩阵即可。


1.png


进行旋转


旋转也是很简单,在上面的基础上再乘以如下的矩阵即可

2.png


坐标还原


在上面的时候,我们将图片的图片的中心点坐标设置为了00,所以在最后,我们要将图片的坐标还原为左上角为00的坐标,再乘以如下矩阵

3.png


结果上面的三个矩阵的相乘后,最后得到的表达式为,也就是x,y上的像素值要显示为X1和Y1上面的像素值,还要判断一下X1和Y1是否在图片区域内

4.png


python程序测试


import cv2
import math
import numpy as np
angle = 180/np.pi*5
image = cv2.imread("203_1920x1080.jpg",0)
image = cv2.resize(image,(200,100))
dst = np.zeros([100,200],dtype=np.uint8)
for x in range(0,100):
    for y in range(0,200):
        dst_x = int((y) * math.cos(angle) - (x) * math.sin(angle) + 50 * math.sin(angle) - 100 *math.cos(angle) + 100)
        dst_y = int((x) * math.cos(angle) + (y) * math.sin(angle)-100*math.sin(angle)-50*math.cos(angle)+ 50)
        if(dst_x >=0 and dst_x < 200 and dst_y >=0 and dst_y <100):
            dst[dst_y][dst_x] = image[x][y]
cv2.imshow("a",dst)
cv2.imshow("b",image)
cv2.waitKey(0)

FPGA中实现思路


从表达式中可以看出,旋转的运算是由加减乘来运算的,

sin和cos的值不好计算且设计小数,但我们可以事先将各个角度对应的值存入rom中以及将sin和cos的值扩大256再取整,这样值的误差比较小,最后只要在第二步的矩阵运算后除以一个256即可

由于这里涉及到符号问题,我们采取这样的策略,正负号与数值分离,都采取数值大的减去小的,然后用一个寄存器来判断结果是正还是负,然后接着往下计算

完整项目下载


上板效果


1.180°

1.jpg

2.45°在这里插入图片描述2.jpg

0-360°都可以,不过都要整数

公众号:FPGA之旅


目录
相关文章
FPGA-像素操作(二值图片,异或操作,暗通道rgb)
FPGA-像素操作(二值图片,异或操作,暗通道rgb)
239 0
FPGA-像素操作(二值图片,异或操作,暗通道rgb)
|
编解码 测试技术 Serverless
助力全站WebP ,阿里云云上FPGA 团队发布 WebP图片解决方案
阿里云 WebP 图片解决方案的软件部分由联捷计算科技(CTAccel)提供,再整合上阿里云自身的FaaS (FPGA as a Service) 弹性计算平台,形成了完整的阿里云 WebP 图片解决方案。
7879 0
|
24天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
130 69
|
28天前
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
66 26
|
2月前
|
算法 异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
65 8
|
2月前
|
算法 物联网 异构计算
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4FSK调制解调系统的Verilog实现,包括高斯信道模块和误码率统计模块,支持不同SNR设置。系统在Vivado 2019.2上开发,展示了在不同SNR条件下的仿真结果。4FSK调制通过将输入数据转换为四个不同频率的信号来提高频带利用率和抗干扰能力,适用于无线通信和数据传输领域。文中还提供了核心Verilog代码,详细描述了调制、加噪声、解调及误码率计算的过程。
65 11
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
51 1
|
3月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的64QAM调制解调通信系统的设计与实现,包括信号生成、调制、解调和误码率测试。系统在Vivado 2019.2中进行了仿真,通过设置不同SNR值(15、20、25)验证了系统的性能,并展示了相应的星座图。核心程序使用Verilog语言编写,加入了信道噪声模块和误码率统计功能,提升了仿真效率。
60 4
|
3月前
|
监控 算法 数据安全/隐私保护
基于三帧差算法的运动目标检测系统FPGA实现,包含testbench和MATLAB辅助验证程序
本项目展示了基于FPGA与MATLAB实现的三帧差算法运动目标检测。使用Vivado 2019.2和MATLAB 2022a开发环境,通过对比连续三帧图像的像素值变化,有效识别运动区域。项目包括完整无水印的运行效果预览、详细中文注释的代码及操作步骤视频,适合学习和研究。

热门文章

最新文章