FPGA实现任意角度旋转图片

简介: 笔记

将图片的中心移动到坐标原点


由于旋转一般是以图片的中心点旋转的,但图片的左上角的坐标是00,所以我们需要将图片的00点移动到图片的中心来,这里进行一个坐标转换,乘以如下矩阵即可。


1.png


进行旋转


旋转也是很简单,在上面的基础上再乘以如下的矩阵即可

2.png


坐标还原


在上面的时候,我们将图片的图片的中心点坐标设置为了00,所以在最后,我们要将图片的坐标还原为左上角为00的坐标,再乘以如下矩阵

3.png


结果上面的三个矩阵的相乘后,最后得到的表达式为,也就是x,y上的像素值要显示为X1和Y1上面的像素值,还要判断一下X1和Y1是否在图片区域内

4.png


python程序测试


import cv2
import math
import numpy as np
angle = 180/np.pi*5
image = cv2.imread("203_1920x1080.jpg",0)
image = cv2.resize(image,(200,100))
dst = np.zeros([100,200],dtype=np.uint8)
for x in range(0,100):
    for y in range(0,200):
        dst_x = int((y) * math.cos(angle) - (x) * math.sin(angle) + 50 * math.sin(angle) - 100 *math.cos(angle) + 100)
        dst_y = int((x) * math.cos(angle) + (y) * math.sin(angle)-100*math.sin(angle)-50*math.cos(angle)+ 50)
        if(dst_x >=0 and dst_x < 200 and dst_y >=0 and dst_y <100):
            dst[dst_y][dst_x] = image[x][y]
cv2.imshow("a",dst)
cv2.imshow("b",image)
cv2.waitKey(0)

FPGA中实现思路


从表达式中可以看出,旋转的运算是由加减乘来运算的,

sin和cos的值不好计算且设计小数,但我们可以事先将各个角度对应的值存入rom中以及将sin和cos的值扩大256再取整,这样值的误差比较小,最后只要在第二步的矩阵运算后除以一个256即可

由于这里涉及到符号问题,我们采取这样的策略,正负号与数值分离,都采取数值大的减去小的,然后用一个寄存器来判断结果是正还是负,然后接着往下计算

完整项目下载


上板效果


1.180°

1.jpg

2.45°在这里插入图片描述2.jpg

0-360°都可以,不过都要整数

公众号:FPGA之旅


目录
相关文章
FPGA-像素操作(二值图片,异或操作,暗通道rgb)
FPGA-像素操作(二值图片,异或操作,暗通道rgb)
185 0
FPGA-像素操作(二值图片,异或操作,暗通道rgb)
|
编解码 测试技术 Serverless
助力全站WebP ,阿里云云上FPGA 团队发布 WebP图片解决方案
阿里云 WebP 图片解决方案的软件部分由联捷计算科技(CTAccel)提供,再整合上阿里云自身的FaaS (FPGA as a Service) 弹性计算平台,形成了完整的阿里云 WebP 图片解决方案。
7768 0
|
29天前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
27 2
|
1月前
|
算法 异构计算
m基于FPGA的Alamouti编码verilog实现,包含testbench测试文件
m基于FPGA的Alamouti编码verilog实现,包含testbench测试文件
28 5
|
1月前
|
存储 缓存 算法
基于FPGA的二维DCT变换和逆变换verilog实现,包含testbench
基于FPGA的二维DCT变换和逆变换verilog实现,包含testbench
|
1月前
|
算法 异构计算
m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
13 0
|
1月前
|
编解码 算法 计算机视觉
基于FPGA的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证
基于FPGA的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证

热门文章

最新文章