NGcodec谈FPGA编码与HEVC和AV1

简介: 随着HEVC、AV1等更复杂算法的Codec份额逐步增长,实现高质量视频编解码需要硬件支持,软件的方式无论在服务器端和移动端都非最佳的方案。

640?wx_fmt=jpeg


随着HEVC、AV1等更复杂算法的Codec份额逐步增长,实现高质量视频编解码需要硬件支持,软件的方式无论在服务器端和移动端都非最佳的方案。FPGA专用芯片能够降低延迟和成本。在NAB 2018大会上,资深多媒体技术咨询师Jan Ozer对Ngcodec的CEO Oliver Gunasekara进行了访谈,谈及了硬件编码在HEVC、VP9及AV1上的现状与未来。LiveVideoStack对文章进行了摘译。


文/ Jan Ozer

译 / 金歌

审校 / Ant

原文:http://www.streamingmedia.com/Articles/Editorial/Featured-Articles/NAB-2018-NGcodec-Talks-FPGA-Accelerated-Encoding-124398.aspx


Jan Ozer: 可以给我讲讲你们在NAB上展示的内容么?


Oliver Gunasekara: 我们公司在做视频编码技术,以及下一代视频压缩技术。这里展示的是世界上性能最强的HEVC和VP9直播视频编码器。


Jan Ozer: “性能最强”这个词我今天已经听了不下12次了。你要怎么证明你们的编码器是性能最强的呢?


Oliver Gunasekara: 我们有一项神秘的优势:与友商不同,我们不使用软件,我们利用在云中的可编程硬件进行编码,即FPGA。 使用硬件设计而带来的优势对于其他人来说可能略显不公平了,因此我们能够实现性能最强的编码器。


Jan Ozer: 可以解释一下“在云中”这个词的具体含义么?


Oliver Gunasekara: 我们的编码服务是基于AWS F1。F1实例中提供FPGA芯片,我们将HEVC编码器布置在上面,以便用户进行使用。


Jan Ozer: 相比于在其他设备上运行编码器,在AWS F1上运行每小时的成本是多少呢?


Oliver Gunasekara: 我记得F1实例的使用费是每小时1.65美金。这一费用涵盖了一个FPGA芯片和1/8个Intel E5处理器。Intel C4处理器的使用费大致也是如此。好像是1.50美元左右。虽然二者费用相差不大,但为了能和x265编码器的性能相匹敌,我们需要使用20个带有C4处理器的实例,那么每小时将会花费32美元以上,而目前(使用E5处理器)只需要大约3美元每小时。


Jan Ozer: 目前有哪些用户在使用你们的HEVC编码器呢?


Oliver Gunasekara: 很可惜用户很少,这也是目前的问题所在。我们也因此决定同时提供VP9编码服务。在我们看来,目前市场正呈现出一种分裂的趋势。高端市场倾向于使用HEVC编码器。众所周知,苹果公司支持使用HEVC编码器。iPhone手机非常受欢迎,但是由于Android和Chrome用户群不断增长,目前大众市场正在大量使用VP9编码器,事实上几乎所有的芯片组都同时支持这两种编码器。不过出于专利费原因,OEM(原始设备供应商)只会启用VP9编码器。 你会发现,虽然有很大比例的Android市场支持HEVC编码,但VP9编码却是得到了全部Android和iOS市场的支持,只有近几年最新的设备才支持HEVC编码。


Jan Ozer: 是什么导致HEVC编码器的市场份额提升得很慢呢?你对此有什么看法?


Oliver Gunasekara: 从根本上来说,这是专利费框架和投资回报率导致的。当你使用软件编码时,HEVC编码的复杂度比AVC编码要高得多,因此编码成本也更高。尤其当你进行直播(实时编码)的时候,你受限于设备可用的计算能力。所以这可能导致最终的码率并没有比H.264编码高出多少。虽然你的成本急剧增加了,但收获的带宽增益却非常非常小。同时你还承担着专利费的压力。我们认为,通过FPGA编码,大幅削减了编码服务的成本,同时提升了编码质量。希望这一调整能够加速市场对于HEVC编码器和VP9编码器的采纳。


Jan Ozer: 你有什么关于AV1编码器的新消息么?


Oliver Gunasekara: 我们加入AOM联盟已经将近一年了。对此我们十分激动。正如其他技术一样,(AV1编码器推入市场)还需要一定时间。在我们看来,倘若没有足够大量硬件解码器的支持,部署AV1是没有意义的。截至年底大部分主流浏览器都将支持AV1解码功能,但在获得移动设备的硬件支持以前,AV1编码器在耗电量方面存在短板,无法引起人们对他的注意。预计2020年消费者才会开始使用支持AV1解码的移动设备。


Jan Ozer: 鉴于AV1编码速度非常慢,你在硬件编码方面的价值主张应该是相当坚定的,对么?


Oliver Gunasekara: 我们计划将提供实时AV1编码服务,同时有效改进我们的VP9和HEVC编码服务。如果只进行5-10%的改进的话,我想这还不足以吸引用户来使用我们的服务。我们将VP9编码器的改进目标定为25%,并且我们的VP9编码器对标的是我们最先进的HEVC编码器。但我们不会急于求成,这项改进需要花费一定的时间。很可能明年我们在部署之前会找到一个解决方案,最终部署将会在2020年,届时将会得到下一代Xilinx FPGA芯片的支持。


Jan Ozer: 你们的商业模式是怎样的呢?要怎么赚钱呢?


Oliver Gunasekara: 我们的服务基于SaaS模式。目前用户可以在AWS市场上获得七天免费试用的机会。期间无需支付任何费用。七天后,用户使用我们的编码器每小时需要支付1.25美元。


Jan Ozer: 你们不提供硬件设备对么?


Oliver Gunasekara: 当然。我们不负责提供硬件。用户需要自行购买硬件,然后支付我们使用费以便在他们的硬件上运行我们的软件。


WebRTCon 2018

  

WebRTCon 2018将于5月19-20日在上海光大国际会展中心举行,这是一次对过去几年WebRTC技术实践与应用落地的总结。


大会组委会以行业难点为目标,设立了主题演讲,WebRTC与前端,行业应用专场,测试监控和服务保障,娱乐多媒体开发应用实践,WebRTC深度开发,解决方案专场,WebRTC服务端开发,新技术跨界,WebRTC与Codec等多个专场。邀请30余位全球领先的WebRTC技术专家,为参会者带来全球同步的技术实践与趋势解读。


WebRTC与Codec


从VP9、H.264、HEVC、AV1再到AVS2,WebRTC正在努力和业界主流的Codec整合、优化,Google 软件工程师Zoe Liu、北京大学教授王荣刚、Google软件工程师姜健、英特尔实时通信客户端架构师邱建林将分别介绍AV1、AVS2、VP9和H.264的优化和演进。


点击【阅读原文】,了解更多专题及分享相关信息。

相关文章
|
异构计算
【FPGA】Verilog 编码实现:与非门 | 或非门 | 异或门 | NAND/NOR/XOR 行为验证
【FPGA】Verilog 编码实现:与非门 | 或非门 | 异或门 | NAND/NOR/XOR 行为验证
1089 0
|
异构计算
【FPGA】基本实验步骤演示 | Verilog编码 | 运行合成 | 设备/引脚分配 | 综合/实施 | 设备配置 | 以最简单的逻辑非为例
【FPGA】基本实验步骤演示 | Verilog编码 | 运行合成 | 设备/引脚分配 | 综合/实施 | 设备配置 | 以最简单的逻辑非为例
103 0
|
6月前
|
算法 异构计算
m基于FPGA的Alamouti编码verilog实现,包含testbench测试文件
m基于FPGA的Alamouti编码verilog实现,包含testbench测试文件
77 5
|
6月前
|
算法 异构计算 Python
m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核
该内容展示了使用Vivado 2019.2进行卷积编码和维特比译码的模拟。提供了编码、译码输出和RTL图的图片,以及Verilog实现的核心代码。卷积编码是一种前向纠错技术,基于生成多项式产生冗余数据;维特比译码利用动态规划恢复原始信息,最小化错误。Verilog程序包含了编码和译码模块,以及输入输出信号的时序操作。
99 0
|
芯片 异构计算
FPGA设计8-3线优先编码器与3-8线译码器
本文主要介绍FPGA设计8-3线优先编码器与3-8线译码器
1447 0
FPGA设计8-3线优先编码器与3-8线译码器
|
8天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
28 1
|
29天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的64QAM调制解调通信系统的设计与实现,包括信号生成、调制、解调和误码率测试。系统在Vivado 2019.2中进行了仿真,通过设置不同SNR值(15、20、25)验证了系统的性能,并展示了相应的星座图。核心程序使用Verilog语言编写,加入了信道噪声模块和误码率统计功能,提升了仿真效率。
44 4
|
29天前
|
监控 算法 数据安全/隐私保护
基于三帧差算法的运动目标检测系统FPGA实现,包含testbench和MATLAB辅助验证程序
本项目展示了基于FPGA与MATLAB实现的三帧差算法运动目标检测。使用Vivado 2019.2和MATLAB 2022a开发环境,通过对比连续三帧图像的像素值变化,有效识别运动区域。项目包括完整无水印的运行效果预览、详细中文注释的代码及操作步骤视频,适合学习和研究。
|
1月前
|
存储 算法 数据处理
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本系统在原有的8PSK调制解调基础上,新增了高斯信道与误码率统计模块,验证了不同SNR条件下的8PSK性能。VIVADO2019.2仿真结果显示,在SNR分别为30dB、15dB和10dB时,系统表现出不同的误码率和星座图分布。8PSK作为一种高效的相位调制技术,广泛应用于无线通信中。FPGA凭借其高度灵活性和并行处理能力,成为实现此类复杂算法的理想平台。系统RTL结构展示了各模块间的连接与协同工作。
51 16
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现16QAM调制解调通信系统,使用Verilog语言编写,包括信道模块、误码率统计模块。通过设置不同SNR值(如8dB、12dB、16dB),仿真测试系统的误码性能。项目提供了完整的RTL结构图及操作视频,便于理解和操作。核心程序实现了信号的生成、调制、信道传输、解调及误码统计等功能。
42 3

热门文章

最新文章