数字信号处理-05- FPGA常用运算模块-复数乘法器(一)

简介: 数字信号处理-05- FPGA常用运算模块-复数乘法器

写在前面


本文是本系列的第五篇,本文主要介绍FPGA常用运算模块-复数乘法器,xilinx提供了相关的IP以便于用户进行开发使用。

复数乘法器


复数乘法器IP基于用户指定的选项实现了符合 AXI4-Stream 的高性能、优化的复数乘法器。两个被乘数输入和可选的舍入位在独立的 AXI4-Stream 通道上作为从接口输入,结果乘积在 AXI4-Stream 主接口上输出。在每个通道内,操作数和结果以带符号的二进制补码格式表示。 操作数宽度和结果宽度是可参数化的。

特点


复数乘法器在许多 DSP 应用中很常见,包括信号混合和快速傅立叶变换。Complex Multiplier IP以笛卡尔形式执行两个操作数的复数乘法。 结果也是笛卡尔形式。

  • 8 位至 63 位输入精度和高达 127 位输出精度。
  • 支持截断或无偏舍入。
  • 可配置的最小延迟。
  • 实施选项包括 3 乘法器、4 乘法器和专用原语解决方案。
  • 使用 LUT 或 DSP Slices 的选项。

复数计算方法


给定两个操作数,有两种基本架构来实现复数乘法:

a表示

image.png

image.png

可以设计一种三实乘法器解决方案,将一个乘法器换成三个预组合加法器并增加乘法器字长。

延迟和吞吐量


延迟是可配置的。 对于性能表,延迟设置为自动,从而形成完全流水线化的电路。 Complex Multiplier 支持所有配置中的全吞吐量,即每个周期一个输出。

IP核图示和端口描述


复数乘法器IP核如下图所示:

image.png

image.png

image.png

宽度常数A到H是任意变量,由GUI或配置参数决定。

硬件实现方式


Three Real Multiplier Solution


三实数乘法器的实现利用了DSP片中的预加器,节省了一般结构资源 。通常,三乘法器解决方案比四乘法器解决方案使用更多的片资源(LUT/触发器),并且具有更低的最大可实现时钟频率

Four Real Multiplier Solution


四实数乘法器方案最大限度地利用了DSP片资源,并且比三实数乘法器方案具有更高的时钟频率性能,在许多情况下达到了FPGA的最大时钟频率。

它仍然会消耗用于流水操作平衡的切片资源,但该切片成本始终低于等效三实数乘法器解决方案所需的成本。

Dedicated Primitive Solution


具有专用的DSPCPLX原语设备,能够使用两个DSP片的等效物执行完全的复数乘法。与3倍增或4倍增解决方案相比,**此解决方案使用的资源更少,延迟更低。无需特殊选择 **;当配置允许时,系统会自动使用此解决方案。

您可以设置特定的延迟值:将延迟配置设置为手动,然后相应地设置最小延迟值。这允许您针对某些情况指定调整,因为您可能需要比自动延迟分配提供的延迟值更高的延迟值:

  • 向下兼容
  • 非常高的性能(使用更高的延迟值可在输入级之前和输出级之后添加更快的可编程逻辑寄存器。)

LUT-based Solution


核心提供了仅使用LUT构建复数乘法器的选项。虽然此选项使用了大量的片,实现了较低的最大时钟频率,并比DSP片实现使用了更多的功率 ,但它可能适用于DSP片供应有限或使用较低时钟速率的应用。当选择LUT实现时,仅使用三实乘法器配置。

舍入原则


在DSP系统中,尤其是当系统包含反馈时,通过乘法器的字长增长应该通过量化结果来抵消。量化或字长减少会导致错误,引入量化噪声,并可能引入偏差。为了获得最佳结果,最好选择一种引入零平均噪声并最小化噪声方差的量化方法。

理想的圆化器不会对信号流引入直流偏置。如果使用静态规则四舍五入0.5,则产生的量化总是引入偏差。为避免偏差,舍入必须随机化。因此,核心增加一个舍入常数,并应以½概率额外增加1,从而抖动精确舍入阈值。下表列出了广泛用作控制信号的典型圆形进位源。

image.png

当过程中涉及多个级联DSP Slices时,四舍五入的结果并不简单,在实际的乘法和加法发生之前,无法从操作数预测输出符号(MSBo),并且会导致额外的延迟或在DSP片之外实现的资源。因此,一个外部信号应该被用来反馈到进位输入通过ROUND_CY引脚 (s_axis_ctrl_tdata的位0)。

一个很好的源可以是一个时钟分频触发器,或任何50%占空比的随机信号,它与结果的小数部分不相关。对于可预测的行为(如位真建模),ROUND_CY信号可能需要连接到 在您的设计中CLK独立源,例如一个复杂乘法器输入的LSB。

尽管如此,即使使用静态规则(例如ROUND_CY=0),与使用截断相比,偏移和量化误差也会减少。

在许多情况下,对于DSP切片实现,舍入常数的添加是“自由”的,因为可以使用C端口和进位输入。在没有DSP片的设备中,增加舍入通常需要额外的基于片的加法器和额外的延迟周期。

协议描述


该内核遵循AXI4流规范。

AXI4-Stream注意事项


转换为AXI4流接口,使得接口协议更加标准并增强了IP的互操作性。除aclk、ACLKEN和ARESETn等常规控制信号外,复乘法器的所有输入和输出均通过AXI4流通道传输。通道由tvalid和tdata always以及几个可选端口和字段组成。在除法器中,支持的可选端口为tready、tlast和tuser。tvalid和tready一起执行握手以传输消息,其中有效负载为tdata、tuser和tlast。在复数乘法器中,支持的可选端口为tready、tlast和tuser。tvalid和tready一起执行握手以传输消息,其中有效负载为tdata、tuser和tlast。复数乘法器对tdata中包含的操作数进行操作,并在输出通道的tdata中输出结果。复数乘法器本身不使用tuser和tlast,但提供了以与tdata延迟传输的功能。

这种将tlast和tuser从输入传递到输出的功能旨在简化系统中复数乘法器的使用。例如,复数乘法器可用作混频器或对流式分组数据进行操作的相移。在此示例中,可以将核心配置为通过打包数据通道的tlast,从而减小工作量。

基本握手协议


下图显示了AXI4流通道中的数据传输。

image.png

tvalid 由通道的源(主)端驱动,而tready 由接收器(从)驱动。 tvalid 表示有效载荷字段(tdata、tuser 和 tlast)中的值有效。 tready 表示从机已准备好接收数据。 当循环中 tvalid 和treaty 都为TRUE 时,就会发生传输。master 和 slave 分别为下一次传输适当地设置了 tvalid 和tready。

目录
相关文章
|
1月前
|
算法 测试技术 开发工具
基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
该系统在原有的QPSK调制解调基础上,新增了高斯信道和误码率统计模块,验证了不同SNR条件下的QPSK误码性能。系统包括数据生成、QPSK调制与解调等模块,使用Vivado 2019.2进行仿真,展示了SNR分别为15dB、10dB、5dB和1dB时的误码情况。系统采用Verilog语言实现,具有高效、可靠的特点。
39 3
|
20天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于Vivado 2019.2实现了2ASK调制解调系统,新增高斯信道及误码率统计模块,验证了不同SNR条件下的ASK误码表现。2ASK通过改变载波振幅传输二进制信号,其调制解调过程包括系统设计、Verilog编码、仿真测试及FPGA实现,需考虑实时性与并行性,并利用FPGA资源优化非线性操作。
30 0
|
3月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
75 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本系统基于Vivado2019.2,在原有BPSK调制解调基础上新增高斯信道及误码率统计模块,可测试不同SNR条件下的误码性能。仿真结果显示,在SNR=0dB时误码较高,随着SNR增至5dB,误码率降低。理论上,BPSK与2ASK信号形式相似,但基带信号不同。BPSK信号功率谱仅含连续谱,且其频谱特性与2ASK相近。系统采用Verilog实现,包括调制、加噪、解调及误码统计等功能,通过改变`i_SNR`值可调整SNR进行测试。
32 1
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本系统基于FSK调制解调,通过Vivado 2019.2仿真验证了不同信噪比(SNR)下的误码率表现。加入高斯信道与误码统计模块后,仿真结果显示:SNR=16dB时误码极少;随SNR下降至0dB,误码逐渐增多。FSK利用频率变化传输信息,因其易于实现且抗干扰性强,在中低速通信中有广泛应用。2FSK信号由连续谱与离散谱构成,相位连续与否影响功率谱密度衰减特性。Verilog代码实现了FSK调制、加性高斯白噪声信道及解调功能,并计算误码数量。
48 5
|
5月前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
140 7
|
5月前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
169 2
|
5月前
|
编解码 算法 异构计算
基于FPGA的NC图像质量评估verilog实现,包含testbench和MATLAB辅助验证程序
在Vivado 2019.2和Matlab 2022a中测试的图像质量评估算法展示了效果。该算法基于NC指标,衡量图像与原始图像的相似度,关注分辨率、色彩深度和失真。提供的Verilog代码段用于读取并比较两个BMP文件,计算NC值。
|
5月前
|
算法 异构计算
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
该内容包括三部分:1) 展示了Vivado 2019.2和Matlab中关于某种算法的仿真结果图像,可能与太阳能光伏系统的最大功率点跟踪(MPPT)相关。2) 简述了MPPT中的爬山法原理,通过调整光伏电池工作点以找到最大功率输出。3) 提供了一个Verilog程序模块`MPPT_test_tops`,用于测试MPPT算法,其中包含`UI_test`和`MPPT_module_U`两个子模块,处理光伏电流和电压信号。
56 1
|
3月前
|
C语言 芯片 异构计算
FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法
FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法