基于FPGA的电梯控制系统设计

简介: 在本项目中一共分为了五个模块:时钟分频、按键消抖、状态控制、蜂鸣、译码显示及流水指示灯。

在本项目中一共分为了五个模块:时钟分频、按键消抖、状态控制、蜂鸣、译码显示及流水指示灯。其模块的作用分别是:


时钟分频:将高频率系统时钟通过分频得到不同合适频率的时钟频率作为不同模块的输入时钟 clk;

按键消抖:四个按钮 key0~3 的输入,其中包含了按键消抖的板块防止误触;

状态控制:处理不同按钮输入的模块,根据不同的情况分析出电梯该执行的运行状态、楼层情况以及特殊的情况。

蜂鸣:作为完成附加功能的板块,在电梯到达新楼层发出嘀声;

译码显示及流水指示灯:作为显示电梯不同变量的板块,其中包括位选和段选。完成不同情况的位选和对应的数字的段选。例如电梯的楼层和运行状态,同时还完成上下行的LED 依次点亮的附加功能。


000e7b676e514c86845de0e15cb8dde6[0].png

0edeedb560324d6991ca5c516302268c[0].png


项目工程资源下载请参见:基于FPGA的电梯控制系统设计,包含实验报告资源

https://download.csdn.net/download/m0_38106923/87730375


目录
打赏
0
0
0
0
99
分享
相关文章
课程设计——基于FPGA的交通红绿灯控制系统(源代码)
课程设计——基于FPGA的交通红绿灯控制系统(源代码)
在实用化人形机器人控制系统中深入应用FPGA的框架设计(基于特斯拉Optimus-Gen2的硬件系统)
针对实用化人形机器人的控制系统,以深入应用FPGA技术为指导思想做了一个框架设计,提供一个具象化的设计实例、参考技术方案,协助各研发团队及相关决策者了解这一技术思路的价值。 进而,笔者希望读者将这个框架设计与《在实用化人形机器人研发流程中深入应用FPGA技术的流程图》结合起来进行分析、思考,希望: 进一步降低将FPGA深入应用于人形机器人在纯粹技术维度上的门槛; 助力更多正在人形机器人领域参与竞争的团队 -- 及时做出实质性决策,及时将更多资源分配到深入应用FPGA技术这一竞争维度。
394 4
在实用化人形机器人控制系统中深入应用FPGA的框架设计(基于特斯拉Optimus-Gen2的硬件系统)
m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench
m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench
533 0
使用Verilog实现FPGA双列电梯控制系统
设计目的及要求 实现2个8层电梯升降控制设计,该设计模拟完成8层楼的载客服务,同时示电梯运行情况和电梯外请求信息,具体要求如下: 1)       每层电梯设有请求开关,电梯可响应按键操作,到达指定楼层; 2)       当有请求时,该楼层的指示灯亮; 3)       电梯运行时,各楼层有运行模式指示,显示目前电梯是上升或下降。
2116 1
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
126 74
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
165 69
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
89 26
基于FPGA的直接数字频率合成器verilog实现,包含testbench
本项目基于Vivado 2019.2实现DDS算法,提供完整无水印运行效果预览。DDS(直接数字频率合成器)通过数字信号处理技术生成特定频率和相位的正弦波,核心组件包括相位累加器、正弦查找表和DAC。相位累加器在每个时钟周期累加频率控制字,正弦查找表根据相位值输出幅度,DAC将数字信号转换为模拟电压。项目代码包含详细中文注释及操作视频。
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
92 8

热门文章

最新文章