FPGA实现边缘检测Sobel算法

简介: 笔记

一. Sobel算法


首先先在这里,介绍一下Sobel算法的原理,以及实现过程,由于Sobel算法并不复杂,可以说是相对简单的,就不作过多的介绍.

100.png


二. dx,dy的求法


dx方向的核值如下,核值与图像上3*3的区域对应相乘然后相加,

1.png

dy同dx求法一样

2.png


最后判断对应图像3*3区域的中心点是否为边缘点


当然核值的1,2是可以修改的,例如3,10


上面就简单的介绍了一下Sobel算法的原理以及实现步骤,接下来就在FPGA中实现它吧。


三. 目标图片的准备


我们先将图片写入rom中,然后将数据从rom中读出进行处理。

先借助python和opencv将图片转为灰度图,然后生成mif文件,代码如下

import numpy as np
import matplotlib.pyplot as plt
import os
import shutil
import cv2
headfile = '''
DEPTH = 10000;
WIDTH = 8;
ADDRESS_RADIX = HEX;
DATA_RADIX = HEX;
CONTENT
BEGIN
'''
img = cv2.imread("13.png")     #读取图片
img = cv2.resize(img,(100,100))  #将图片resize到100*1001的大小
img = cv2.cvtColor(img,cv2.COLOR_BGR2GRAY)    #将图片转为灰度图
mif = open('image.mif', 'w')
mif.writelines(headfile)
i = 0
for m in range(0,100):
    for n in range(0,100):
        mif.writelines(str(hex(i)[2:]))
        mif.writelines(' : ')
        mif.writelines(str(hex(img[m][n]))[2:])# + str(hex(img[n][m][1]))[2:] + str(hex(img[n][m][0]))[2:])
        mif.writelines(';')
        mif.writelines('\n')
        i += 1
mif.write('END;')

经过上面的代码,就可以生成mif文件了,然后在软件中调用单端rom的ip,并且选择mif就可以了,位宽8,深度10000。


根据我们的dx,dy的核值,可以看出,每一次操作需要三行图像数据,
以及每一行图像数据的三个连续的值。
所以我们需要两个ram来存储两行数据,另外一行为当前读取的数据,
不需要事先存储,连续的三个值可以用延时


四. 两行图像数据的存储


先事先声明一下如下数据


reg[7:0]  data_line_11,data_line_12,data_line_13;  #第一行数据的3个值
reg[7:0]  data_line_21,data_line_22,data_line_23;  #第二行数据的3个值
reg[7:0]  data_line_31,data_line_32,data_line_33;  #第三行数据的3个值


采用双端ram,进行存储数据,由于图像的宽度为100,所以深度为128即可。

实例出来代码如下


RAM RAM_V1(
  .clock(clk_9M),    //时钟
  .data(ram1_data_in),  //写入的数据
  .rdaddress(ram1_raddr), //读出的地址
  .wraddress(ram1_waddr), //写入的地址
  .wren(1'b1),      //读写使能
  .q(ram1_data_out)); //读出的数据
RAM RAM_V2(
  .clock(clk_9M),
  .data(ram2_data_in),
  .rdaddress(ram2_raddr),
  .wraddress(ram2_waddr),
  .wren(1'b1),
  .q(ram2_data_out));


为了使最边缘的图像数据建立起3*3的区域,这里将图像的最框添加了0像素值,所以现在处理的图像数据大小为102 * 102了。


假定一二行数据以及存储进去了,现在读取的是第三行。


当第三行读取到第三个数据时,是不是可以将第二行的数据的第一个更新为
 第三行读取到第一个数据,将第一行的数据的第一个更新为第二行数据的第一个
 同样当第三行数据读到第四,五,六...个数据时,依次更新第一行第二行的第二,
 三,四...个数据


假定第一行,第二行没有数据,当为显示到图像的第一行时,将第一行的数据写入0,然后按照1的方式更新第二行数据。


//图像显示的区域 cur_x >= 'd101 && cur_x <='d200 && 
//    cur_y >= 'd50 && cur_y < 'd150
//第一行 写
always@(posedge clk_9M or negedge rst)
begin
  if(rst == 1'b0)
  ram1_waddr <= 'd0;
  else if(cur_x >= 'd100 && cur_x <= 'd201 && cur_y >= 'd49)
  ram1_waddr <= ram1_waddr + 1'b1;
  else
  ram1_waddr <= 'd0;
end
always@(posedge clk_9M or negedge rst)
begin
  if(rst == 1'b0)
  ram1_data_in <= 'd0;
  else if(cur_x >= 'd100 && cur_x <= 'd201 && cur_y >= 'd49)
  if(cur_y == 'd49)
    ram1_data_in <= 'd0;
  else
    ram1_data_in <= data_line_21;
end
//第二行 写
always@(posedge clk_9M or negedge rst)
begin
  if(rst == 1'b0)
  ram2_waddr <= 'd0;
  else if(cur_x >= 'd100 && cur_x <= 'd201 && cur_y >= 'd49)
  ram2_waddr <= ram2_waddr + 1'b1;
  else
  ram2_waddr <= 'd0;
end
always@(posedge clk_9M or negedge rst)
begin
  if(rst == 1'b0)
  ram2_data_in <= 'd0;
  else if(cur_x >= 'd100 && cur_x <= 'd201 && cur_y >= 'd49)
  ram2_data_in <= data_line_31;
end


五. 三行数据的读取


这个较为简单了,直接从对应的rom和ram中读出即可

下面代码是第二行和第三行的,第一行就不拿出来了,都一模一样的。


always@(posedge clk_9M or negedge rst)
begin
  if(rst == 1'b0)
  begin
    data_line_21 = 'd0;
    data_line_22 = 'd0;
    data_line_23 = 'd0;
  end
  //这里读取的cur_x的值对比于显示的值需要注意一下
  else if(cur_x >= 'd98 && cur_x <= 'd199 && cur_y >= 'd50) 
  begin
    data_line_21 <= data_line_22;
    data_line_22 <= data_line_23;
    data_line_23 <= ram2_data_out;  
  end
  else
  begin
    data_line_21 <= data_line_22;
    data_line_22 <= data_line_23;
    data_line_23 <= 'd0;  
  end
end
always@(posedge clk_9M or negedge rst)
begin
  if(rst == 1'b0)
  begin
    data_line_31 <= 'd0;
    data_line_32 <= 'd0;
    data_line_33 <= 'd0;
  end
  else if(cur_x >= 'd98 && cur_x <= 'd199 && cur_y >= 'd49 && cur_y < 149)
  begin
    data_line_33 <= img;
    data_line_32 <= data_line_33;
    data_line_31 <= data_line_32;
  end
  else
  begin
    data_line_31 <= data_line_32;
    data_line_32 <= data_line_33;
    data_line_33 <= 'd0;
  end
end


六. 进行Sobel运算


这里需要注意一下dx和dy的值可能会有1000多,所以说其位宽不在是8了而是10.


分别计算负的和正的,然后判断大小,最近用大的减去小的。最后与阈值进行判断来赋值。 阈值的大小不是0-255了,而是0-1520(肯能不太准确),我下面的是1035.


reg[10:0] Sobel_px ,Sobel_nx;
reg[10:0] Sobel_py ,Sobel_ny;
wire[10:0]  Sobel_x;
wire[10:0]  Sobel_y;
wire[7:0] Sobel_data;
assign Sobel_x = (Sobel_px > Sobel_nx) ? (Sobel_px - Sobel_nx) : (Sobel_nx - Sobel_px);
assign Sobel_y = (Sobel_py > Sobel_ny) ? (Sobel_py - Sobel_ny) : (Sobel_ny - Sobel_py);
assign Sobel_data = (Sobel_x + Sobel_y > 'd1035) ? 'd0 : 'd255;
always@(posedge clk_9M or negedge rst)
begin
  if(rst == 1'b0)
  begin
    Sobel_px <= 'd0;
    Sobel_nx <= 'd0;
  end
  else if(cur_x >= 'd100 && cur_x <= 'd199 && cur_y >= 'd50)
  begin
    Sobel_nx <= data_line_11 + data_line_21 + data_line_21 + data_line_31;
    Sobel_px <= data_line_13 + data_line_23 + data_line_23 + data_line_33;
  end
  else
  begin
  Sobel_nx <= 'd0;
  Sobel_px <= 'd0;
  end
end
always@(posedge clk_9M or negedge rst)
begin
  if(rst == 1'b0)
  begin
    Sobel_py <= 'd0;
    Sobel_ny <= 'd0;
  end
  else if(cur_x >= 'd100 && cur_x <= 'd199 && cur_y >= 'd50)
  begin
    Sobel_py <= data_line_11 + data_line_12 + data_line_12 + data_line_13;
    Sobel_ny <= data_line_31 + data_line_32 + data_line_32+ data_line_33;
  end
  else
  begin
    Sobel_ny <= 'd0;
    Sobel_py <= 'd0;
  end
end

最后给出在FPGA上的原图和效果图,效果不错,完整项目下载链接


3.pngimage.jpeg

欢迎关注公众号 FPGA之旅

公众号:FPGA之旅

目录
相关文章
|
3月前
|
监控 算法 数据安全/隐私保护
基于三帧差算法的运动目标检测系统FPGA实现,包含testbench和MATLAB辅助验证程序
本项目展示了基于FPGA与MATLAB实现的三帧差算法运动目标检测。使用Vivado 2019.2和MATLAB 2022a开发环境,通过对比连续三帧图像的像素值变化,有效识别运动区域。项目包括完整无水印的运行效果预览、详细中文注释的代码及操作步骤视频,适合学习和研究。
|
6月前
|
算法 异构计算
FPGA强化(10):基于Sobel算法的边缘检测(二)
FPGA强化(10):基于Sobel算法的边缘检测(二)
106 0
|
6月前
|
算法 异构计算
FPGA强化(10):基于Sobel算法的边缘检测(一)
FPGA强化(10):基于Sobel算法的边缘检测
46 0
|
24天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
130 69
|
28天前
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
66 26
|
2月前
|
算法 异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
65 8
|
2月前
|
算法 物联网 异构计算
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4FSK调制解调系统的Verilog实现,包括高斯信道模块和误码率统计模块,支持不同SNR设置。系统在Vivado 2019.2上开发,展示了在不同SNR条件下的仿真结果。4FSK调制通过将输入数据转换为四个不同频率的信号来提高频带利用率和抗干扰能力,适用于无线通信和数据传输领域。文中还提供了核心Verilog代码,详细描述了调制、加噪声、解调及误码率计算的过程。
65 11
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
51 1
|
3月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的64QAM调制解调通信系统的设计与实现,包括信号生成、调制、解调和误码率测试。系统在Vivado 2019.2中进行了仿真,通过设置不同SNR值(15、20、25)验证了系统的性能,并展示了相应的星座图。核心程序使用Verilog语言编写,加入了信道噪声模块和误码率统计功能,提升了仿真效率。
60 4
|
3月前
|
存储 算法 数据处理
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本系统在原有的8PSK调制解调基础上,新增了高斯信道与误码率统计模块,验证了不同SNR条件下的8PSK性能。VIVADO2019.2仿真结果显示,在SNR分别为30dB、15dB和10dB时,系统表现出不同的误码率和星座图分布。8PSK作为一种高效的相位调制技术,广泛应用于无线通信中。FPGA凭借其高度灵活性和并行处理能力,成为实现此类复杂算法的理想平台。系统RTL结构展示了各模块间的连接与协同工作。
68 16

热门文章

最新文章