m在ISE平台下使用verilog开发基于FPGA的GMSK调制器

简介: m在ISE平台下使用verilog开发基于FPGA的GMSK调制器

1.算法描述

   高斯最小频移键控(Gaussian Filtered Minimum Shift Keying),这是GSM系统采用的调制方式。数字调制解调技术是数字蜂窝移动通信系统空中接口的重要组成部分。GMSK调制是在MSK(最小频移键控)调制器之前插入高斯低通预调制滤波器这样一种调制方式。GMSK提高了数字移动通信的频谱利用率和通信质量。

   MSK属于一种特殊的2FSK调制,只是频偏为符号速率的1/4,这个特性使得在符号跳变时存在90°的相移,从而具有星座映射图。对于2FSK调制,有两个频率状态,分别对应符号“1”和“0”。如果映射到星座图上,每个符号的矢量轨迹都将在IQ坐标系的单位圆上旋转,旋转时长为符号周期。

   对于MSK调制,频偏为符号速率的1/4,这就使得每个符号周期内旋转90°,当符号为1111时,则沿着逆时针呈现四个90°相位跳变,如下图所示。MSK调制的这种特性使得其具有类似于QPSK调制的星座图,但是本质上仍然为2FSK,因此一个符号仍然只携带1bit信息。如果发射机端采用了Gaussian pulse shaping filter,则为GSM制式中使用的GMSK调制方式。

  GMSK调制技术是从MSK(Minimum Shift Keying)调制的基础上发展起来的一种数字调制方式,其特点是在数据流送交频率调制器前先通过一个Gauss滤波器(预调制滤波器)进行预调制滤波,以减小两个不同频率的载波切换时的跳变能量,使得在相同的数据传输速率时频道间距可以变得更紧密。由于数字信号在调制前进行了Gauss预调制滤波,调制信号在交越零点不但相位连续,而且平滑过滤,因此GMSK调制的信号频谱紧凑、误码特性好,在数字移动通信中得到了广泛使用,如广泛使用的GSM(Global System for Mobile communication)移动通信体制就是使用GMSK调制方式。
  l979年由日本国际电报电话公司提出的GMSK调制方式。有好的功率频谱特性,较优的误码性能,特别是带外辐射小,很适用于工作在VHF和UHF频段的移动通信系统,越来越引起人们的关注。GMSK调制方式的理论研究已较成熟,实际应用却还不多,主要是由于高斯滤波器的设计和制作在工程上还有一定的困难。调制前高斯滤波的最小频移键控简称GMSK,基本的工作原理是将基带信号先经过高斯滤波器成形,再进行最小频移键控(MSK)调制。由于成形后的高斯脉冲包络无陡峭边沿,亦无拐点,因此频谱特性优于MSK信号的频谱特性。
   通常将高斯滤波器的3dB带宽B和输入码元宽度T的乘积BT值作为设计高斯滤波器的一个主要参数。BT值越小,GMSK信号功率频谱密度的高频分量衰减越快。

   GMSK调制技术的基本结构如下所示:

1.png

    原始码元信号首先经过双极性编码,然后对其进行采样,经过插值提高数据采样率,通过高斯低通滤波器对原始信号进行带宽限制处理,然后对限带信号进行MSK基带调制,生成相互正交的I、Q两路基带信号,I、Q两路信号再分别与在载波 、 相乘,最终再通过加法器,使两路信号相加,得到最终的GMSK调制信号,通过DA送到天线部分。

    经过AD采样过后的GMSK信号首先分别和数字载波 、 相乘,再通过低通滤波器,得到I、Q两路信号,对I、Q信号通过MSK解调,得到基带信号,通过CIC抽取滤波器后,降低基带信号的采样率,最后对解调后的基带信号做位同步、抽样判决,最后解码恢复出原始码元[ 1]。

2.仿真效果预览
ISE14.7
2.png
3.png
4.png

3.verilog部分代码预览

 
module tops(
            i_clk,
                i_rst,
                o_binary_gen,
                o_chafen_encode,
                o_gauss_filter,
                o_adder,
                o_cos_I,
                o_sin_Q,
                o_cos,
                o_sin,
            o_GMSK_I,
            o_GMSK_Q,
            o_GMSK_R                
            );
input              i_clk;
input              i_rst;
output             o_binary_gen;
output             o_chafen_encode;
output signed[15:0]o_gauss_filter;
output signed[31:0]o_adder;
output signed[15:0]o_cos_I;
output signed[15:0]o_sin_Q;
output signed[15:0]o_cos;
output signed[15:0]o_sin;
output signed[15:0]o_GMSK_I;
output signed[15:0]o_GMSK_Q;
output signed[15:0]o_GMSK_R;
 
 
reg[3:0]cnt;
wire    clk_16div;
always @(posedge i_clk or posedge i_rst)
begin
     if(i_rst)
      begin
      cnt <= 4'b0000;
      end 
else begin
     cnt <= cnt + 4'd1;
     end
end
assign clk_16div = cnt[3];
 
binary_gen binary_gen_u(
                              .i_clk  (clk_16div), 
                              .i_rst  (i_rst), 
                              .o_dout (o_binary_gen)
                              );
 
chafen_encode chafen_encode_u(
                             .i_clk  (clk_16div), 
                             .i_rst  (i_rst), 
                             .i_din  (o_binary_gen), 
                             .o_dout (o_chafen_encode)
                             );
 
gauss_filter gauss_filter_u(
    .i_clk  (i_clk), 
    .i_rst  (i_rst), 
    .i_din  ({~o_chafen_encode,1'b1}), 
    .o_dout (o_gauss_filter)
    );
 
adder adder_u(
    .i_clk  (i_clk), 
    .i_rst  (i_rst), 
    .i_din  (o_gauss_filter), 
    .o_dout (o_adder)
    );
     
nco_gen nco_gen_u(
    .i_clk(i_clk), 
    .i_rst(i_rst), 
    .i_adder(o_adder), 
    .o_cos(o_cos_I), 
    .o_sin(o_sin_Q)
    );     
     
     
nco_gen2 nco_gen2_u(
    .i_clk(i_clk), 
    .i_rst(i_rst), 
    .o_cos(o_cos), 
    .o_sin(o_sin)
    );
     
wire signed[31:0]I_tmps;
wire signed[31:0]Q_tmps;
 
multer multer_u1(
    .clk (i_clk),
    .a   (o_cos_I), // Bus [15 : 0] 
    .b   (o_cos), // Bus [15 : 0] 
    .sclr(i_rst),
    .p   (I_tmps)
    ); // Bus [31 : 0] 
 
multer multer_u2(
    .clk (i_clk),
    .a   (o_sin_Q), // Bus [15 : 0] 
    .b   (o_sin), // Bus [15 : 0] 
    .sclr(i_rst),
    .p   (Q_tmps)
    ); // Bus [31 : 0]      
 
assign o_GMSK_I = I_tmps[31:16];     
assign o_GMSK_Q = Q_tmps[31:16];          
 
assign o_GMSK_R = o_GMSK_I + o_GMSK_Q;
 
endmodule
01_081_m
相关文章
|
6月前
|
编解码 算法 异构计算
基于FPGA的NC图像质量评估verilog实现,包含testbench和MATLAB辅助验证程序
在Vivado 2019.2和Matlab 2022a中测试的图像质量评估算法展示了效果。该算法基于NC指标,衡量图像与原始图像的相似度,关注分辨率、色彩深度和失真。提供的Verilog代码段用于读取并比较两个BMP文件,计算NC值。
|
6月前
|
算法 异构计算
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
该内容包括三部分:1) 展示了Vivado 2019.2和Matlab中关于某种算法的仿真结果图像,可能与太阳能光伏系统的最大功率点跟踪(MPPT)相关。2) 简述了MPPT中的爬山法原理,通过调整光伏电池工作点以找到最大功率输出。3) 提供了一个Verilog程序模块`MPPT_test_tops`,用于测试MPPT算法,其中包含`UI_test`和`MPPT_module_U`两个子模块,处理光伏电流和电压信号。
65 1
|
4月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
94 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
|
4月前
|
C语言 芯片 异构计算
FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法
FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法
|
4月前
|
存储 算法 数据处理
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
40 5
|
5月前
|
算法 计算机视觉 异构计算
基于FPGA的图像一维FFT变换IFFT逆变换verilog实现,包含tb测试文件和MATLAB辅助验证
```markdown ## FPGA 仿真与 MATLAB 显示 - 图像处理的 FFT/IFFT FPGA 实现在 Vivado 2019.2 中仿真,结果通过 MATLAB 2022a 展示 - 核心代码片段:`Ddddddddddddddd` - 理论:FPGA 实现的一维 FFT/IFFT,加速数字信号处理,适用于高计算需求的图像应用,如压缩、滤波和识别 ```
|
5月前
|
算法 计算机视觉 异构计算
基于FPGA的图像直方图均衡化处理verilog实现,包含tb测试文件和MATLAB辅助验证
摘要: 在FPGA上实现了图像直方图均衡化算法,通过MATLAB2022a与Vivado2019.2进行仿真和验证。核心程序涉及灰度直方图计算、累积分布及映射变换。算法旨在提升图像全局对比度,尤其适合低对比度图像。FPGA利用可编程增益器和查表技术加速硬件处理,实现像素灰度的均匀重分布,提升视觉效果。![image preview](https://ucc.alicdn.com/pic/developer-ecology/3tnl7rfrqv6tw_a075525027db4afbb9c0529921fd0152.png)
|
4月前
|
算法 异构计算
FPGA入门(2):Verilog HDL基础语法
FPGA入门(2):Verilog HDL基础语法
30 0
|
6月前
|
传感器 数据采集 人工智能
LabVIEW FPGA开发实时滑动摩擦系统
LabVIEW FPGA开发实时滑动摩擦系统
40 0
|
6月前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
152 7

热门文章

最新文章