【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验三:按键模块② — 点击与长点击

简介: 实验三:按键模块② — 点击与长点击 实验二我们学过按键功能模块的基础内容,其中我们知道按键功能模块有如下操作: l 电平变化检测; l 过滤抖动; l 产生有效按键。 实验三我们也会z执行同样的事情,不过却是产生不一样的有效按键: l 按下有效(点击); l 长按下有效(长点击)。

实验三:按键模块② — 点击与长点击

实验二我们学过按键功能模块的基础内容,其中我们知道按键功能模块有如下操作:

l 电平变化检测;

l 过滤抖动;

l 产生有效按键。

实验三我们也会z执行同样的事情,不过却是产生不一样的有效按键:

l 按下有效(点击);

l 长按下有效(长点击)。

clip_image002

图3.1 按下有效,时序示意图。

clip_image004

图3.2 长按下有效,时序示意图。

如图3.1所示,按下有效既是“点击”,当按键被按下并且消抖完毕以后,isSClick信号就有被拉高一个时钟(Short Click)。换之,长按下有效也是俗称为的“长点击”,如图3.2所示,当按键被按下并且消抖完毕以后,如果按键3秒之内都没有被释放,那么isLClick信号就会拉高一个时钟(Long Click)。

clip_image006

图3.3 实验三的建模图。

如图3.3所示,那是实验三的建模图,同样按键功能模块有一位KEY输入,并且连接至按键资源,然后它有两位LED输出,并且连接至2位LED资源。至于多按键功能模块的具体内容,让我们来看代码吧:

key_funcmod.v
1.    module key_funcmod
2.    (
3.         input CLOCK, RESET,
4.         input KEY,
5.         output [1:0]LED
6.    );

以上内容为相关的出入端声明。

7.         parameter T10MS = 26'd500_000;   // Deboucing time
8.         parameter T3S = 28'd150_000_000;  // Long press time
9.         
10.         /*****************************************/ //sub
11.         
12.         reg F2,F1; 
13.             
14.         always @ ( posedge CLOCK or negedge RESET ) 
15.             if( !RESET ) 
16.                  { F2, F1 } <= 2'b11;
17.              else 
18.                  { F2, F1 } <= { F1, KEY };
19.                    
20.         /*****************************************/ //core
21.        
22.         wire isH2L = ( F2 == 1 && F1 == 0 ); 
23.         wire isL2H = ( F2 == 0 && F1 == 1 );

以上内容为相关的常量声明,周边操作以及即时声明。第12~18行是电平状态检测的周边操作。第22~23行是按下事件与释放事件的即时声明。

24.         reg [3:0]i;
25.         reg isLClick,isSClick;
26.         reg [1:0]isTag;
27.         reg [27:0]C1;
28.         
29.         always @ ( posedge CLOCK or negedge RESET )
30.             if( !RESET )
31.                   begin
32.                         i <= 4'd0;
33.                         isLClick <= 1'd0;
34.                         isSClick <= 1'b0;
35.                         isTag <= 2'd0;
36.                         C1 <= 28'd0;
37.                     end
38.              else

以上内容为相关的寄存器声明以及复位操作。i用作指向步骤,isLClick与isSClick同是标示寄存器,分别是长按下有效与按下有效。isTag用来判定那种有效按键,C1用来计数。

39.                  case(i)
40.                         
41.                         0: // Wait H2L
42.                         if( isH2L ) i <= i + 1'b1; 
43.                         
44.                         1: // H2L debouce
45.                         if( C1 == T10MS -1 ) begin C1 <= 28'd0; i <= i + 1'b1; end
46.                         else C1 <= C1 + 1'b1;
47.                         
48.                         2: // Key S Check      
49.                         if( isL2H ) begin isTag <= 2'd1; C1 <= 28'd0; i <= i + 1'b1; end
50.                         else if( {F2,F1} == 2'b00 && C1 >= T3S -1 ) begin isTag <= 2'd2; C1 <= 28'd0; i <= i + 1'd1; end
51.                         else C1 <= C1 + 1'b1;    
52.                         
53.                         3: // S Trigger (pree up)
54.                         if( isTag == 2'd1 ) begin isSClick <= 1'b1; i <= i + 1'b1; end
55.                         else if( isTag == 2'd2 ) begin isLClick <= 1'b1; i <= i + 1'b1; end
56.                         
57.                         4: // S Trigger (pree down)
58.                         begin { isLClick,isSClick } <= 2'b00; i <= i + 1'b1; end
59.                         
60.                         5: // L2H deboce check
61.                         if( isTag == 2'd1 ) begin isTag <= 2'd0; i <= i + 2'd2; end
62.                         else if( isTag == 2'd2 ) begin isTag <= 2'd0; i <= i + 1'b1; end
63.                         
64.                         6: // Wait L2H
65.                         if( isL2H )i <= i + 1'b1; 
66.                         
67.                         7: // L2H debonce
68.                         if( C1 == T10MS -1 ) begin C1 <= 28'd0; i <= 4'd0; end
69.                         else C1 <= C1 + 1'b1;
70.                         
71.                    endcase

以上内容为核心操作,至于核心的操作过程如下:

步骤0,等待按下事件;

步骤1,过滤又高变低所产生的抖动;

步骤2,检测那种有效按键,如果3秒以内发生释放事件就为isTag赋值1;反之,如果持续3秒低电平则为isTag赋值2;

步骤3~4,根据 Mode 的内容产生不同有效按键的高脉冲,isTag为1是“点击”isSClick,isTag为2则是“长点击”isLClick。

步骤5,用来检测释放事件,如果之前发生“点击”就直接跳向步骤7。反之,如果之前发生“长点击”就进入步骤6。

步骤6,等待释放事件(长点击有效)。

步骤7, 过滤又低变高所产生的抖动,然后返回步骤0。

72.        
73.        /*************************/ // sub demo        
74.        
75.        reg [1:0]D1;
76.        
77.        always @ ( posedge CLOCK or negedge RESET )
78.            if( !RESET )
79.                 D1 <= 2'b00;
80.             else if( isLClick )
81.                 D1[1] <= ~D1[1];
82.            else if( isSClick )         
83.                 D1[0] <= ~D1[0]; 
84.                  
85.        /***************************/
86.             
87.        assign LED = D1;
88.    
89.    endmodule

以上内容为演示用的周边操作,它根据那种有效按键就翻转那位D1寄存器。第87行则是输出驱动声明。编译完成便下载程序。

我们会发现,第一次按下 <KEY2> 3秒不放会点亮 LED[1],换之按下 <KEY2> 不到3秒便释放则会点亮 LED[0]。第二次按下 <KEY2> 3秒不放会消灭 LED[0],按下 <KEY2> 不到3秒便释放会消灭 LED[0]。如此一来,实验三已经成

细节一: 精密控时

  2:      
  if( isL2H ) begin S <= 2'd1; C1 <= 28'd0; i <= i + 1'b1; end
  else if( {F2,F1} == 2'b00 && C1 >= T3S -1 ) begin S <= 2'd2; C1 <= 28'd0; i <= i + 1'd1; end
  else C1 <= C1 + 1'b1;                         
  3: 
  if( S == 2'd1 ) begin isSClick <= 1'b1; i <= i + 1'b1; end
  else if( S == 2'd2 ) begin isLClick <= 1'b1; i <= i + 1'b1; end                 
  4: 
  begin { isLClick,isSClick } <= 2'b00; i <= i + 1'b1; end
  5: 
  if( S == 2'd1 ) begin S <= 2'd0; i <= i + 2'd2; end
  else if( S== 2'd2 ) begin S <= 2'd0; i <= i + 1'b1; end
  6: 
  if( isL2H )i <= i + 1'b1;                      
  7:
  if( C1 == T10MS -1 ) begin C1 <= 28'd0; i <= 4'd0; end
  else C1 <= C1 + 1'b1;

代码3.1

代码3.1是 key_funcmod 的部分代码,分别是步骤2~7。如果笔者是精密控时狂人,事实上代码3.1还可以进一步细化,然而还有什么可以细化的地方呢?如代码3.1所示,距离步骤7(消抖)之前,共有步骤2~6等5个时钟所消耗。如果也考虑消抖时间之内,然而步骤7 修改为if( C1 == T10MS -1 -5 ) 是行不通,因为两种有效按键都有不通的情况。

如果 isTag 为1,步骤5会直接跳向步骤7,步骤7的消抖只要加入步骤2~5所消耗的4个时钟。如果isTag为2,那么步骤5会前进步骤6,然后乖乖等待释放事件,期间没消耗而外的时钟。为此,步骤7可以这样修改,结果如代码3.2所示:

  5: 
  if( S == 2'd1 ) begin i <= i + 2'd2; end
  else if( S == 2'd2 ) begin i <= i + 1'b1; end
  6: 
  if( isL2H )i <= i + 1'b1;                      
  7:
  if( Mode == 2'd1  && C1 == T10MS -1 -4) begin Mode <= 2'd0; C1 <= 28'd0; i <= 4'd0; end
  else if( Mode == 2'd2 && C1 == T10MS -1 ) begin Mode <= 2'd0; C1 <= 28'd0; i <= 4'd0; end
  else C1 <= C1 + 1'b1;

代码3.2

如代码3.2所示,步骤5被拿掉 isTag <= 2'd0 操作,然后步骤7稍微修改一下消抖过程。如果 isTag 为1,那么消抖多考虑 4 个而外的时钟消耗。反之,如果 isTag 为 2,那么消抖过程照常。

细节二:完整的按键功能模块

clip_image008

图3.4 完整的按键功能模块。

如图3.4所示,那是完整的按键功能模块,它有一位链接至按键资源的KEYn信号,它也有一组两位的沟通信号Trig。Trig[1]产生“点击”的个高脉冲,Trig[0]产生“长点击”的个高脉冲。

key_funcmod.v
1.    module key_funcmod
2.    (
3.         input CLOCK, RESET,
4.         input KEY,
5.         output [1:0]oTrig
6.    );
7.         parameter T10MS = 26'd500_000;   // Deboucing time
8.         parameter T3S = 28'd150_000_000; // Long press time
9.         
10.         /*****************************************/ //sub
11.         
12.         reg F2,F1; 
13.             
14.         always @ ( posedge CLOCK or negedge RESET ) 
15.             if( !RESET ) 
16.                  { F2, F1 } <= 2'b11;
17.              else 
18.                  { F2, F1 } <= { F1, KEY };
19.                    
20.         /*****************************************/ //core
21.        
22.         wire isH2L = ( F2 == 1 && F1 == 0 ); 
23.         wire isL2H = ( F2 == 0 && F1 == 1 );
24.         reg [3:0]i;
25.         reg isLClick,isSClick;
26.         reg [1:0]isTag;
27.         reg [27:0]C1;
28.         
29.         always @ ( posedge CLOCK or negedge RESET )
30.             if( !RESET )
31.                   begin
32.                        i <= 4'd0;
33.                         isLClick <= 1'd0;
34.                         isSClick <= 1'b0;
35.                         isTag <= 2'd0;
36.                         C1 <= 28'd0;
37.                     end
38.              else
39.                  case(i)
40.                         
41.                         0: // Wait H2L
42.                         if( isH2L ) i <= i + 1'b1; 
43.                         
44.                         1: // H2L debouce
45.                         if( C1 == T10MS -1 ) begin C1 <= 28'd0; i <= i + 1'b1; end
46.                         else C1 <= C1 + 1'b1;
47.                         
48.                         2: // Key Tag Check      
49.                         if( isL2H ) begin isTag <= 2'd1; C1 <= 28'd0; i <= i + 1'b1; end
50.                         else if( {F2,F1} == 2'b00 && C1 >= T3S -1 ) begin isTag <= 2'd2; C1 <= 28'd0; i <= i + 1'd1; end
51.                         else C1 <= C1 + 1'b1;    
52.                         
53.                         3: // Tag Trigger (pree up)
54.                         if( isTag == 2'd1 ) begin isSClick <= 1'b1; i <= i + 1'b1; end
55.                         else if( isTag == 2'd2 ) begin isLClick <= 1'b1; i <= i + 1'b1; end
56.                         
57.                         4: // Tag Trigger (pree down)
58.                         begin { isLClick,isSClick } <= 2'b00; i <= i + 1'b1; end
59.                         
60.                         5: // L2H deboce check
61.                         if( isTag == 2'd1 ) begin S <= 2'd0; i <= i + 2'd2; end
62.                         else if( isTag == 2'd2 ) begin S <= 2'd0; i <= i + 1'b1; end
63.                         
64.                         6: // Wait L2H
65.                         if( isL2H )i <= i + 1'b1; 
66.                         
67.                         7: // L2H debonce
68.                         if( C1 == T10MS -1 ) begin C1 <= 28'd0; i <= 4'd0; end
69.                         else C1 <= C1 + 1'b1;
70.                         
71.                    endcase
72.                    
73.        /*************************/ 
74.             
75.        assign oTrig = { isSClick,isLClick };       
76.        
77.    endmodule
目录
相关文章
|
9月前
|
数据采集 移动开发 算法
【硬件测试】基于FPGA的QPSK调制+软解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文基于FPGA实现QPSK调制与软解调系统,包含Testbench、高斯信道、误码率统计模块,并支持不同SNR设置。硬件版本新增ILA在线数据采集和VIO在线SNR设置功能,提供无水印完整代码及测试结果。通过VIO分别设置SNR为6dB和12dB,验证系统性能。配套操作视频便于用户快速上手。 理论部分详细解析QPSK调制原理及其软解调实现过程,涵盖信号采样、相位估计、判决与解调等关键步骤。软解调通过概率估计(如最大似然法)提高抗噪能力,核心公式为*d = d_hat / P(d_hat|r[n])*,需考虑噪声对信号点分布的影响。 附Verilog核心程序代码及注释,助力理解与开发。
312 5
|
10月前
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的MSK调制解调系统系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文基于FPGA实现MSK调制解调系统,采用Verilog开发,包含同步模块、高斯信道模拟、误码率统计等功能。相比仿真版本,新增ILA数据采集与VIO在线SNR设置模块。通过硬件测试验证,展示不同SNR(如10dB和16dB)下的性能表现。研究聚焦软件无线电领域,优化算法复杂度以适应硬件限制,利用MSK恒定包络、相位连续等特性提升频谱效率。核心代码实现信号生成、调制解调、滤波及误码统计,提供完整的硬件设计与分析方案。
375 19
|
10月前
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的16QAM调制+软解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文基于之前开发的16QAM调制与软解调系统,增加了硬件测试功能。该系统包含FPGA实现的16QAM调制、软解调、高斯信道、误码率统计模块,并新增了ILA在线数据采集和VIO在线SNR设置模块。通过硬件测试,验证了不同SNR条件下的系统性能。16QAM软解调通过比较接收信号采样值与16个调制点的距离,选择最近的调制点来恢复原始数据。核心Verilog代码实现了整个系统的功能,包括SNR设置、信号处理及误码率统计。硬件测试结果表明系统在不同SNR下表现良好,详细操作步骤可参考配套视频。
282 13
|
算法 数据安全/隐私保护 异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
449 74
|
9月前
|
机器学习/深度学习 算法 数据安全/隐私保护
基于FPGA的SNN脉冲神经网络之LIF神经元verilog实现,包含testbench
本项目展示了 LIF(Leaky Integrate-and-Fire)神经元算法的实现与应用,含无水印运行效果预览。基于 Vivado2019.2 开发,完整代码配有中文注释及操作视频。LIF 模型模拟生物神经元特性,通过积分输入信号并判断膜电位是否达阈值产生脉冲,相较于 Hodgkin-Huxley 模型更简化,适合大规模神经网络模拟。核心程序片段示例,助您快速上手。
|
10月前
|
算法 数据安全/隐私保护 异构计算
基于LSB最低有效位的音频水印嵌入提取算法FPGA实现,包含testbench和MATLAB对比
本项目展示了一种基于FPGA的音频水印算法,采用LSB(最低有效位)技术实现版权保护与数据追踪功能。使用Vivado2019.2和Matlab2022a开发,完整代码含中文注释及操作视频。算法通过修改音频采样点的最低有效位嵌入水印,人耳难以察觉变化。然而,面对滤波或压缩等攻击时,水印提取可能受影响。该项目运行效果无水印干扰,适合实时应用场景,核心逻辑简单高效,时间复杂度低。
|
10月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本内容展示了基于Vivado2019.2的算法仿真效果,包括设置不同信噪比(SNR=8db和20db)下的结果及整体波形。同时,详细介绍了2ASK调制解调技术的原理与实现,即通过改变载波振幅传输二进制信号,并提供数学公式支持。此外,还涉及帧同步理论,用于确定数据帧起始位置。最后,给出了Verilog核心程序代码,实现了2ASK解调与帧同步功能,结合DDS模块生成载波信号,完成信号处理流程。
207 0
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
584 69
|
10月前
|
编解码 算法 数据安全/隐私保护
基于FPGA的信号DM编解码实现,包含testbench和matlab对比仿真
本项目展示了DM编解码算法的实现与测试结果。FPGA测试结果显示为T1,Matlab仿真结果为T2。使用软件版本为Matlab 2022a和Vivado 2019.2。核心程序包含详细中文注释和操作视频。DM编解码通过比较信号样本差值进行编码,适用于音频等低频信号处理。硬件结构包括编码器(采样器、减法器、比较器)和解码器(解码器、积分器)。
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
485 26

热门文章

最新文章