勋章
我关注的人
粉丝
技术能力
暂时未有相关云产品技术能力~
暂无个人介绍
-
发表了文章 2022-10-19
verilog牛客网刷题代码汇总（下）（4）
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
-
发表了文章 2022-10-19
verilog牛客网刷题代码汇总（下）（3）
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
-
发表了文章 2022-10-19
verilog牛客网刷题代码汇总（下）（1）
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
-
发表了文章 2022-10-19
verilog牛客网刷题代码汇总（上）（3）
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
-
发表了文章 2022-10-19
verilog牛客网刷题代码汇总（上）（2）
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
-
发表了文章 2022-10-19
verilog牛客网刷题代码汇总（上）（1）
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
-
发表了文章 2022-10-19
半加器，全加器，串行加法和超前加法器
无
-
发表了文章 2022-10-19
verilog_边学边练习（6） 相邻点累加（时序逻辑电路）
1 相邻点累加 1.1 代码实现 1.2 仿真结果
-
发表了文章 2022-10-19
硬件描述语言Verilog学习（一）（上）
1. 综合与仿真 1.1 综合 1.2 仿真 可综合设计 2. 模块结构 2.1 模块介绍 2.2 模块名和端口定义 2.3 参数定义 2.4 接口定义 2.5 信号类型 2.6 功能描述 2.7 模块例化 3 信号类型 3.1 信号位宽 3.2 线网类型 wire 3.3 寄存器类型 reg 3.4 wire 和reg 的区别
-
发表了文章 2022-10-19
建立时间与保持时间
建立时间（Set up time，简写为T s u T_{su}T su ）是指触发时钟沿（以上升沿为例）到达D触发器之前，要求输入信号必须已经达到稳定的时间。对应的，保持时间（Hold time，简写为T h T_hT h ）是指触发时钟沿到达D触发器之后，要求输入信号还需要保持必须稳定的时间。建立时间、保持时间相对于触发时钟沿的关系如图所示。输入信号在建立时间和保持时间不能发生变化，容易出现灾难。
-
发表了文章 2022-10-19
HDLBits(2)——Procedures（下）
HDLBits——Procedures 问题28 Always blocks(combinational) (Alwaysblock1) A bit of practice 问题29: Always blocks(clocked) (Alwaysblock2) Blocking vs. Non-Blocking Assignment A bit of practice 问题30: If statement（Always if） A bit of practice 问题31If statement latches（Always if2） 常见的错误来源：如何避免锁存。 问题32: Case st
-
发表了文章 2022-10-19
HDLBits(2)——Procedures（上）
HDLBits——Procedures 问题28 Always blocks(combinational) (Alwaysblock1) A bit of practice 问题29: Always blocks(clocked) (Alwaysblock2) Blocking vs. Non-Blocking Assignment A bit of practice 问题30: If statement（Always if） A bit of practice 问题31If statement latches（Always if2） 常见的错误来源：如何避免锁存。 问题32: Case st
-
发表了文章 2022-10-19
HDLBits(1)——Modules：Hierarchy（上）
目录 HDLBits——Modules：Hierarchy 问题19 Module 将信息连接到端口 By position By name 问题20 Connecting ports by position(Module pos) 问题21 Connecting ports by name(Module name) 问题22 Three modules(Module shift) 问题23 Modules and vectors(Module shift8) 问题24 Adder 1(Module add) 问题25 Adder 2(Module fadd) 问题26 Carry-selec
-
发表了文章 2022-10-19
HDLBits(1)——Modules：Hierarchy（下）
目录 HDLBits——Modules：Hierarchy 问题19 Module 将信息连接到端口 By position By name 问题20 Connecting ports by position(Module pos) 问题21 Connecting ports by name(Module name) 问题22 Three modules(Module shift) 问题23 Modules and vectors(Module shift8) 问题24 Adder 1(Module add) 问题25 Adder 2(Module fadd) 问题26 Carry-selec
-
发表了文章 2022-10-19
HDLBits(1)——Modules：Hierarchy（中）
目录 HDLBits——Modules：Hierarchy 问题19 Module 将信息连接到端口 By position By name 问题20 Connecting ports by position(Module pos) 问题21 Connecting ports by name(Module name) 问题22 Three modules(Module shift) 问题23 Modules and vectors(Module shift8) 问题24 Adder 1(Module add) 问题25 Adder 2(Module fadd) 问题26 Carry-selec
-
发表了文章 2022-10-19
最大最小归一化的demo
最大最小归一化的代码解释 最大最小归一化，顾名思义，就是利用数据列中的最大值和最小值进行标准化处理，标准化后的数值处于[0,1]之间，计算方式为数据与该列的最小值作差，再除以极差。
-
发表了文章 2022-10-19
深度学习神经网络的部署
1. ONNX的简介 Open Neural Network Exchange（ONNX，开放神经网络交换）格式，是一个用于表示深度学习模型的标准，可使模型在不同框架之间进行转移（一般用于中间部署阶段）。
-
发表了文章 2022-10-19
创建keras环境步骤
0 下载并安装miniconda
-
发表了文章 2022-10-19
torch.autograd.Function 学习理解
文章目录 前言 一、概述 二、例程 三、官方的demo（指数函数）
-
发表了文章 2022-10-19
神经网络量化基础(1)——模型的构建与基础量化函数的实现（下）
神经网络量化基础 神经网络量化基础(1)——模型的构建与基础量化函数的实现 神经网络量化基础(2)——量化模型的实现
-
发表了文章 2022-10-19
神经网络量化基础(1)——模型的构建与基础量化函数的实现（上）
神经网络量化基础 神经网络量化基础(1)——模型的构建与基础量化函数的实现 神经网络量化基础(2)——量化模型的实现
-
发表了文章 2022-10-19
Python中hasattr的具体用法
hasattr(object, name) 判断一个对象里面是否有name属性或者name方法，返回BOOL值，有name特性返回True， 否则返回False。需要注意的是name要用引号括起来
-
发表了文章 2022-10-19
如何用Pytorch加载部分权重
在我做实验的过程中,由于卷积神经网络层数的更改,导致原始网络模型的权重加载失败,经过分析,是因为不匹配造成的,如下方式可以解决.
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（6）—— 函数优化
1. 函数层面的优化 从函数这个角度来说代码风格，主要是看参数的数据类型，C++中的数据类型是以8为边界的，而实际硬件中我们可能会遇到任意精度的数据类型，因此我们一定在C++中定义为任意精度的数据类型；
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（5）—— 数组优化（下）
第一讲 数组分割 第二讲 数组映射与重组 第三讲 其他优化方法
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（5）—— 数组优化（上）
第一讲 数组分割 第二讲 数组映射与重组 第三讲 其他优化方法
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（4）——For循环优化（下）
目录 第一讲 For循环优化的性能指标 第二讲 for循环优化-循环合并 第三讲 for循环优化-数据流 第四讲 嵌套for循环优化 第五讲 for循环优化其他方法
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（4）——For循环优化（中）
目录 第一讲 For循环优化的性能指标 第二讲 for循环优化-循环合并 第三讲 for循环优化-数据流 第四讲 嵌套for循环优化 第五讲 for循环优化其他方法
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（4）——For循环优化（上）
目录 第一讲 For循环优化的性能指标 第二讲 for循环优化-循环合并 第三讲 for循环优化-数据流 第四讲 嵌套for循环优化 第五讲 for循环优化其他方法
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（3）—— 接口综合（下）
目录 第一讲 接口综合的基本介绍 第二讲 接口综合—对数组的处理 第三讲 接口综合—其他案例演示
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（3）—— 接口综合（上）
目录 第一讲 接口综合的基本介绍 第二讲 接口综合—对数组的处理 第三讲 接口综合—其他案例演示
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（2）——编写高效的C Test Bench（下）
目录 第一讲 C Test batch的结构 第二讲 测试激励（Stimulus） 第三讲 Scoreboard and Output Format
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（2）——编写高效的C Test Bench（上）
目录 第一讲 C Test batch的结构 第二讲 测试激励（Stimulus） 第三讲 Scoreboard and Output Format
-
发表了文章 2022-10-19
定点数与浮点数简单解释
定点数 定点数：小数的位置是固定不变的。定点数又包括定点整数和定点小数。 定点小数：小数点隐含固定在最高数据位的左边，整数位则用于表示符号位，用于表示纯小数。
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（1）（下）
第一讲 工作机制 第二讲 Vivado HLS设计流程相关的概念 1. 传统的设计流程 2. C的设计流程 第三讲 如何处理任意精度的数据类型 第四讲 数据类型的转换 第五讲 了解HLS中的复合数据类型 第六讲 Vivado HLS中的C++基本运算
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（1）（中）
第一讲 工作机制 第二讲 Vivado HLS设计流程相关的概念 1. 传统的设计流程 2. C的设计流程 第三讲 如何处理任意精度的数据类型 第四讲 数据类型的转换 第五讲 了解HLS中的复合数据类型 第六讲 Vivado HLS中的C++基本运算
-
发表了文章 2022-10-19
跟Xilinx SAE 学HLS系列视频讲座笔记（1）（上）
第一讲 工作机制 第二讲 Vivado HLS设计流程相关的概念 1. 传统的设计流程 2. C的设计流程 第三讲 如何处理任意精度的数据类型 第四讲 数据类型的转换 第五讲 了解HLS中的复合数据类型 第六讲 Vivado HLS中的C++基本运算
-
发表了文章 2022-10-19
pytorch中的torch.manual_seed()
random.seed(rand_seed)随机数种子，当使用random.seed(rand_seed)设定好种子之后，其中rand_seed可以是任意数字，比如10，那么每次调用生成的随机数将会是同一个。
-
发表了文章 2022-10-19
Leetcode_Python 423 从英文中重建数字
代码如下
-
发表了文章 2022-10-19
Leetcode_Python 451 根据字符出现频率排序
解题思路 此题的步骤
-
发表了文章 2022-10-19
Leetcode_Python 73 矩阵置零
解题思路 我们可以将每行和每列的第一个单元格用作标志。从而使空间复杂降到最低。
-
发表了文章 2022-10-19
Leetcode_Python 665 非递减数列
分析:题目让最多改变一个情况下，满足非递减数列。遍历数组，可能存在以下情况。
-
发表了文章 2022-10-19
EagleEye: Fast Sub-net Evaluation for Efficient Neural Network Pruning（论文阅读）（下）
说明 动机 贡献 方法 发现 EagleEye剪枝算法 实验 实验1- 相关性的定量分析 实验2-基于自适应BN的评估方法的通用性 实验3-从修剪候选中选择最佳修剪策略的计算成本 实验4-Effectiveness of our proposed method 总结与讨论
-
发表了文章 2022-10-19
EagleEye: Fast Sub-net Evaluation for Efficient Neural Network Pruning（论文阅读）（上）
说明 动机 贡献 方法 发现 EagleEye剪枝算法 实验 实验1- 相关性的定量分析 实验2-基于自适应BN的评估方法的通用性 实验3-从修剪候选中选择最佳修剪策略的计算成本 实验4-Effectiveness of our proposed method 总结与讨论
-
发表了文章 2022-10-19
The Sandwich Rule
目标：训练一个可以直接以任意宽度运行的单一网络。其实是在权重共享的条件下，我们可以根据不同的硬件设备挑选不同宽度的网络，不再重训练一个权重。
-
发表了文章 2022-10-19
IJCAI_2020_Channel Pruning via Automatic Structure Search
1 摘要 通道修剪是压缩深层神经网络的主要方法之一。
-
发表了文章 2022-10-19
pytorch权重初始化
我们定义的网络如下所示
-
发表了文章 2022-10-19
Exploring the Regularity of Sparse Structure in Convolutional Neural Networks（在卷积神经网络中探索稀疏结构的规律性）
作者提出 基于论文Learning both weights and connections for efficient neural network修剪的方法在保留精度以及实现更高的压缩率方面确实很好。但是，这种改进是以稀疏计算模式的不规则性为代价的。 另一方面结构化的剪枝（例如修剪掉整个过滤器），但是比修剪单个权重会引起更大的精度损失。
-
发表了文章 2022-10-19
基于DCT变换的JPEG图像压缩
图像和视频通常在计算机中表示会占用非常大的空间，而出于节省硬盘空间的考虑，往往要进行压缩。而随着网络的发展，图像压缩技术越来越被人所重视。DCT变换是图像压缩的一项重要技术，本文主要对基于DCT变换的JPEG图像压缩进行研究，并用Matlab进行了算法仿真。实验结果表明, JPEG压缩算法实现简单，在很大的压缩范围内，都能得到很好的重建图像质量。 关键词：DCT变换；JPEG图像；压缩
-
发表了文章 2022-10-19
基于Fashion-MNIST数据集的模型剪枝（下）
1. 介绍 1.1 背景介绍 目前在深度学习中存在一些困境，对于移动是设备来说，主要是算不好；穿戴设备算不来；数据中心，大多数人又算不起 。这就是做模型做压缩与加速的初衷。
-
发表了文章
2022-10-19
verilog牛客网刷题代码汇总（下）（4）
-
发表了文章
2022-10-19
verilog牛客网刷题代码汇总（下）（3）
-
发表了文章
2022-10-19
verilog牛客网刷题代码汇总（下）（2）
-
发表了文章
2022-10-19
verilog牛客网刷题代码汇总（下）（1）
-
发表了文章
2022-10-19
verilog牛客网刷题代码汇总（上）（4）
-
发表了文章
2022-10-19
verilog牛客网刷题代码汇总（上）（3）
-
发表了文章
2022-10-19
verilog牛客网刷题代码汇总（上）（2）
-
发表了文章
2022-10-19
verilog牛客网刷题代码汇总（上）（1）
-
发表了文章
2022-10-19
半加器，全加器，串行加法和超前加法器
-
发表了文章
2022-10-19
verilog_边学边练习（6） 相邻点累加（时序逻辑电路）
-
发表了文章
2022-10-19
硬件描述语言Verilog学习（一）（上）
-
发表了文章
2022-10-19
建立时间与保持时间
-
发表了文章
2022-10-19
HDLBits(2)——Procedures（下）
-
发表了文章
2022-10-19
HDLBits(2)——Procedures（上）
-
发表了文章
2022-10-19
HDLBits(1)——Modules：Hierarchy（上）
-
发表了文章
2022-10-19
HDLBits(1)——Modules：Hierarchy（下）
-
发表了文章
2022-10-19
HDLBits(1)——Modules：Hierarchy（中）
-
发表了文章
2022-10-19
最大最小归一化的demo
-
发表了文章
2022-10-19
深度学习神经网络的部署
-
发表了文章
2022-10-19
创建keras环境步骤
