LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序

简介: LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序

LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序


与传统的基于文本的语言相比,LabVIEW的编程和设计已被证明可以缩短开发时间。各种研究表明,生产率的提高在3到10倍之间。LabVIEW通过图形语言、集成开发环境和多个编译器的组合来实现这一点。


图形编程和设计对于在基于文本的编程和设计方面没有大量背景的领域专家很有价值。使用功能块、导线和环路代替文本字符串,工程师和科学家可以创建一个看起来类似于他们的应用程序白板绘图的程序,而不是将高级设计转换为特定的文本字符串,从而避免从算法到代码的转换错误。这种额外的抽象级别有助于设计,但绝不会降低应用程序的范围或性能。与基于文本的语言一样,LabVIEW在处理器的情况下编译为机器代码,在FPGA的情况下编译为位文件。性能可与基于文本的语言相媲美。


LabVIEW项目允许对包含一个或多个计算平台的系统进行概念建模和演示。例如,在相对简单的情况下,LabVIEW项目可以帮助组织用于台式计算机的代码。在更复杂的案例中,可以使用LabVIEW项目来组织分布式计算系统的代码,该系统由各种目标组成,包括台式计算机、多台时计算机、基于微处理器的板和多个基于FPGA的板。


LabVIEW中的软件工程工具包括与许多常用源代码控制系统的直接集成、单元测试框架以及静态代码分析器,可帮助满足编码标准并查找某些类别的常见编码错误。


用LabVIEW编写的代码可以编译为在台式计算机、具有实时操作系统的PowerPC等处理器、ARM等微处理器架构和FPGA上执行。


LabVIEW支持的各种计算平台可以在各种计算平台中重用对语言和环境的了解,并且需要组合这些平台以满足需求。能够在一个计算平台中启动并将部分代码移动到另一个计算平台是多个编译器提供的另一个优势。


多年来,LabVIEW已被用于开发大量不同的嵌入式应用,包括过程控制、精密机器控制、自动化测试设备(ATE)、运动控制和医疗设备。响应式数字电子板为部署使用LabVIEW开发的嵌入式系统开辟了新的可能。


LabVIEW FPGA支持不同抽象级别的硬件设计。可以在高层次上开始设计过程,这可以快速制作系统原型。在一项研究中,将由三个节点、三根电线和一个执行控制结构组成的LabVIEW FPGA设计与等效的VHDL设计进行了比较,后者由大约4,000条线组成。


许多LabVIEW FPGA设计都保持在高抽象级别,因为由此产生的电路满足应用要求。如果需要高级块不可用的功能,则可以使用语言构造,以允许在较低抽象级别表达设计。当需要优化电路性能时,较低级别的表达式也很有用。


一些产品是可插入计算机中PCI、cPCI或PXI插槽的电路板。其中一些板具有纯数字前端,而其他电路板具有专用前端电路,包括模拟I/O通道,IF收发器和相机接口。


霍尼韦尔开发了响应式数字电子FPGA平台,为需要环境鲁棒性的应用实现快速开发周期。响应式数字电子FPGA平台将NI的“原型、测试、部署”理念从风冷、商业级应用扩展到移动、深度嵌入和航天市场。为了支持快速开发生命周期,RDE可使用NILabVIEW进行编程,并利用工业标准的高密度10接口来简化盒级设计和集成。


41efe589674ef3e23f01b329584742a3.png



已经开发了两个版本的响应式数字电子设备:用于地面应用的加固版本和空间额定版本。两个版本均采用3U Compact PCI外形、传导冷却功能,包括用于密封或真空应用的楔形锁,专为高冲击和振动环境而设计。每个RDE都包括本地电源、振荡器、缓冲器、配置和用户闪存、快速外部用户SRAM存储器以及多个用户I/O资源。每种设计都可选配保形涂层,以满足低释气要求。


响应式数字电子器件包括多个行业标准外部接口,为嵌入式集成提供灵活性。行业标准输入-输出接口的一致应用减少了与专有或非标准接口相关的非重复性工程。RDE上的主要用户I/O接口是VITA-57标准高密度FMC连接器。该接口直接向用户应用程序公开80个单端I/O、多个电源轨和JTAG编程端口。


这是LabVIEW的一个应用,更多的开发案例,欢迎登录北京瀚文网星官网,了解更多信息。有需要LabVIEW项目合作开发,请与我们联系。

相关文章
|
4月前
|
数据采集 算法 测试技术
【硬件测试】基于FPGA的1024QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的1024QAM基带通信系统的硬件测试版本,包含testbench、高斯信道模块和误码率统计模块。系统新增ila在线数据采集和vio在线SNR设置模块,支持不同SNR条件下的性能测试。1024QAM调制将10比特映射到复平面上的1024个星座点之一,实现高效数据传输。硬件测试结果表明,在SNR=32dB和40dB时,系统表现出良好的性能。Verilog核心程序展示了各模块的连接与功能实现。
106 7
|
4月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本内容展示了基于Vivado2019.2的算法仿真效果,包括设置不同信噪比(SNR=8db和20db)下的结果及整体波形。同时,详细介绍了2ASK调制解调技术的原理与实现,即通过改变载波振幅传输二进制信号,并提供数学公式支持。此外,还涉及帧同步理论,用于确定数据帧起始位置。最后,给出了Verilog核心程序代码,实现了2ASK解调与帧同步功能,结合DDS模块生成载波信号,完成信号处理流程。
84 0
|
4月前
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的4ASK调制解调通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的4ASK调制解调系统的硬件测试版本,该系统包括testbench、高斯信道模块和误码率统计模块,并新增了ILA在线数据采集和VIO在线SNR设置功能。通过VIO设置不同SNR(如15dB和25dB),实现了对系统性能的实时监测与调整。4ASK是一种通过改变载波幅度表示数据的数字调制方式,适用于多种通信场景。FPGA平台的高效性和灵活性使其成为构建高性能通信系统的理想选择。
110 17
|
4月前
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的4FSK调制解调通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文基于之前的文章《基于FPGA的4FSK调制解调系统》,增加了ILA在线数据采集模块和VIO在线SNR设置模块,实现了硬件测试版本。通过VIO设置不同SNR(如10dB和20dB),并展示了ILA采集的数据结果。四频移键控(4FSK)是一种数字调制方法,利用四个不同频率传输二进制数据,具有较高的频带利用率和抗干扰性能。输入的二进制数据分为两组,每组两个比特,对应四个频率f1、f2、f3、f4,分别代表二进制组合00、01、10、11。调制过程中选择相应频率输出,并进行幅度调制以增强抗干扰能力。接收端通过带通滤波器提取信号并还原为原始二进制数据。
89 7
|
4月前
|
数据采集 算法 数据处理
【硬件测试】基于FPGA的256QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的256QAM基带通信系统的硬件测试版本,包含testbench、高斯信道模块和误码率统计模块。系统新增ila在线数据采集和vio在线SNR设置模块,支持不同信噪比(如30dB和40dB)的仿真测试,并提供配套操作视频。256QAM调制方案每个符号携带8比特信息,通过复数值星座图映射实现高效传输。Verilog代码展示了核心模块设计,包括SNR设置、数据处理和ILA测试分析,确保系统在实际硬件环境中的稳定性和性能。
72 2
|
5月前
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的16QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的16QAM基带通信系统硬件测试版本。该系统在仿真基础上增加了ILA在线数据采集和VIO在线SNR设置模块,支持不同信噪比(如15dB、25dB)的测试。16QAM是一种正交幅度调制方式,通过两路4ASK信号叠加实现,每个符号包含4比特信息。系统采用正交调幅法生成16QAM信号,并通过DAC转换为模拟信号。解调时使用正交相干解调,经低通滤波器恢复电平信号。开发板内完成发射与接收,无需定时同步模块。代码可移植至其他开发板,具体步骤见配套文档。
82 2
|
5月前
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的64QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
本文介绍了基于FPGA的64QAM基带通信系统的硬件测试版本,包含testbench、高斯信道模块和误码率统计模块。系统新增ila在线数据采集模块和vio在线SNR设置模块,支持不同SNR条件下的仿真与测试。通过设置SNR为25dB和30dB进行测试,验证了系统的可行性和性能。此外,本文详细阐述了64QAM调制解调的工作原理,包括信号生成、调制、解调及误码率测试等环节,并提供了Verilog核心程序代码。
62 0
|
数据采集 传感器 监控
如何在LabVIEW中使用FPGA模块
如何在LabVIEW中使用FPGA模块
389 1
|
12月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
234 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
|
存储 算法 数据处理
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
153 5

热门文章

最新文章