LabVIEW开发FPGA参考框架

简介: LabVIEW开发FPGA参考框架

LabVIEW开发FPGA参考框架


文章将帮助FPGA开发人员快速掌握基本的指令框架概念,以及如何开始使用使用指令框架的简单设计。


所需软件


本教程是使用以下软件创建的:


LabVIEW2014或以上


LabVIEWFPGA 2014或以上


驱动 RIO 14.1或以上。保持向后兼容性的较新版本也可以工作。


该框架库是从 VST LV FPGA 设计中使用的寄存器总线库演变而来的。


该库定义了两个可由客户端实现的接口。


地址空间


从框架接收指令,并期望提供响应。


请参阅 instr.lib\_niInstr\InstructionFramework\v1\FPGA\Interfaces\Address Space\Address Space.lvclass


指令生产者


将指令发送到框架中,并等待响应。

53d5bc039ea7a14f79fc6247407b8277.png



参见 instr.lib\_niInstr\InstructionFramework\v1\FPGA\Interfaces\Instruction Producer\Instruction Producer.lvclass


目前,FIFO寄存器总线是唯一具有指令生产者的库。参见 instr.lib\_niInstr\FIFO 寄存器总线\v1\FPGA

2823ec8da6a4f204a446972bddfbc1a4.png



此FIFO寄存器总线库与VST寄存器总线几乎相同,只是此库实现了指令生产者接口,使其可以挂接到指令框架中。值得注意的是,FIFO寄存器总线库还增强了VST寄存器总线的功能,允许使用64位数据和32位地址的指令。


使用指令框架的好处之一是它提供了开发人员不一定关心的细节的封装。在 VST 上,寄存器总线放置在设计顶层的 SCTL 中。每个寄存器总线的指令输出被传递到由寄存器VI、仲裁器和多路复用器组成的网络,读取的数据被传回。使用指令框架,可以创建寄存器配置对象,并使用简单的注册 API 连接地址空间和指令生成者。


33d3ed925a9d550ec249093a34d976b3.png



在主机上,指令框架由指令目标接口表示抽象了用于与FPGA目标通信的机制,指令框架还通过a发布地址空间标识信息,称为子系统映射的内置地址空间。任何指令生产者都可以询问该map来发现添加到寄存器配置对象的IP。


Onthe host, the Instruction Framework is represented by an Instruction Targetinterface, which abstracts the mechanism used to communicate with the FPGAtarget.


TheInstruction Framework also publishes Address Space identification informationthrough a built-in address space called the Subsystem Map.


AnyInstruction Producer can interrogate this map to discover what IP has beenadded to the register configuration object.


需要说明的是,上述的例程和文档,都是可以下载的,双击即可打开,其中压缩文件是可以采用粘贴复制的方式,拷贝到硬盘上。这不是图片,各位小伙伴看到后尝试一下,这个问题就不用加微信咨询了。有关LabVIEW编程、LabVIEW开发等相关项目,可联系们。附件中的资料这里无法上传,可去公司网站搜索下载。

相关文章
|
4月前
|
数据采集 传感器 监控
如何在LabVIEW中使用FPGA模块
如何在LabVIEW中使用FPGA模块
102 1
|
4月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
94 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
|
4月前
|
异构计算
FPGA新起点V1开发板(七-语法篇)——程序框架+高级语法(选择性做笔记)
FPGA新起点V1开发板(七-语法篇)——程序框架+高级语法(选择性做笔记)
|
4月前
|
存储 算法 数据处理
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
40 5
|
6月前
|
前端开发 编译器 测试技术
LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序
LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序
51 1
|
6月前
|
传感器 数据采集 人工智能
LabVIEW FPGA开发实时滑动摩擦系统
LabVIEW FPGA开发实时滑动摩擦系统
40 0
|
6月前
|
算法 数据可视化 API
LabVIEWCompactRIO 开发指南33 测试和调试LabVIEW FPGA代码
LabVIEWCompactRIO 开发指南33 测试和调试LabVIEW FPGA代码
53 0
|
6月前
|
存储 算法 Serverless
LabVIEWCompactRIO 开发指南31 在LabVIEW FPGA中使用DMA FIFO
LabVIEWCompactRIO 开发指南31 在LabVIEW FPGA中使用DMA FIFO
60 0
|
6月前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
152 7
|
6月前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
188 2

热门文章

最新文章