2.3 硬件设计要点
本节以电路的电磁兼容设计为出发点，简要介绍在硬件开发工程中的注意事项和要点，并讲述了板级电路的信号完整性设计、电源完整性设计一般原则。
2.3.1 电磁兼容问题
电磁兼容性是电子设备或系统的主要性能之一，电磁兼容设计是实现设备或系统规定功能、使系统效能得以充分发挥的重要保证。设计人员必须在设备或系统功能设计的同时进行电磁兼容设计，充分考虑系统、分系统与周围环境之间的相互骚扰。
电磁兼容设计的目的是使所设计的电子设备或系统在预期的电磁环境中实现电磁兼容。最终的设备或系统应能在预期的电磁环境中正常工作，无性能损失或故障。同时，该设备或系统应不会对其他设备或系统的正常运行产生不利的影响。
本小节仅向读者介绍在电路设计或产品设计时，应遵循的基本原则和设计要领，读者可通过阅读相关书籍进行深入学习。
1．电磁兼容设计的基本内容
在电子系统的开发中，每部分设计都应意识到电磁骚扰（EMI）问题。采取正确的防护措施能有效减小电子系统本身的EMI发射。大部分的骚扰问题可以在设计与开发过程中解决。若在设计之初未进行电磁兼容的考量与设计，工程师们将不得不在事后投入更多的精力去解决系统的骚扰问题，事后解决这些问题的成本也将成倍增加。而抗扰度是电磁兼容设计考量的另一个方面，是对设备或系统承受外接干扰能力的一个度量。
电磁兼容性设计又可分为系统内和系统间两部分。主要是对系统之间及系统内部的电磁兼容性进行分析、预测、控制和评估，实现电磁兼容和最佳效费比。
（1）系统间电磁骚扰的预测和控制
系统间电磁骚扰的预测。系统间电磁骚扰的预测往往涉及处在同一电磁环境中的一个或多个潜在的电磁骚扰源与一个或多个敏感设备之间的干扰预测。通过归纳出包含许多参数的全面方案，可推导出电磁干扰预测的基本方程。
对有用信号的控制：频谱管理和规定发射功率、信号类型（调制和带宽）、线的空间覆盖范围、方向性和极化、使用时间和地点等。在设计阶段还应尽量减小镜像频率响应、谐波频谱电平，以及乱真发射和乱真响应。
对人为骚扰的控制。系统间人为骚扰源主要是其他系统的发射机谐波和乱真发射、高压输电线、工科医设备等的骚扰发射，可参照有关的EMC标准来考量和控制。
自然骚扰源通常无法控制，只有在系统性能设计时加以考虑，并采取适当的防护措施等。
（2）系统内电磁兼容的预测和设计
系统内电磁兼容的预测，可通过理论分析、软件仿真等手段进行评估。
通常将系统内电磁兼容设计分为五个部分：印制电路板设计和元器件的选用、滤波、屏蔽、布线以及接地。
2．电磁兼容设计的效费比
在设备或系统设计的初始阶段，同时进行电磁兼容设计，把电磁兼容的大部分问题解决在设计定型之前，可得到最高的效费比。如果等到生产阶段再去解决，非但在技术上带来很大的难度，而且会造成人力、财力和时间的极大浪费。
3．电磁兼容设计的目标
电磁兼容设计的目标是实现EMC指标要求并通过EMC试验和认证。EMC试验的项目通常依据产品应用的领域，并参考国家标准或行业标准而定。
4．电磁兼容设计的方法
电磁兼容设计的基本方法是指标分配和功能分块设计。也就是首先要根据有关的标准（国际、国家、企业、特殊标准等）把整体电磁兼容指标逐级分配到各功能块上，细化成系统级的、设备级的、电路级的和元件级的指标。然后，按照要实现的功能和电磁兼容指标进行电磁兼容设计，如按电路或设备要实现的功能、骚扰源的类型、骚扰传播的渠道等。具体有时钟电路设计、防静电设计、防雷设计等。
在电磁兼容设计中有许多应用课题要解决，如电磁波的散射、透射、传输、孔缝耦合、绕射理论等在实际问题中的求解问题，各种骚扰源的机理和特性，各种骚扰参数的计算和测试，各种结构的屏蔽效果，各种防护方法、测试方法、选用标准等。
在进行电磁兼容设计时，可根据防护措施在实现电磁兼容时的重要性，分层依次进行设计，例如，第一层为有源器件的选择和印制版设计；第二层为接地设计；第三层为屏蔽设计；第四层为滤波设计，然后进行综合设计。这称为分层与综合设计法。
随着电子产品性能的不断提高，电磁兼容性问题会愈来愈突出。CPU主频的提升、总线速度的提高、开关电源的广泛使用及小型化、板卡频繁升级使得开关频率不断增加等因素使电子产品的电磁兼容设计越来越迫切，也越来越复杂。这也促使人们在进行产品开发之初就必须认真考虑电磁兼容设计。
2.3.2 信号完整性
在低速电路中，电平跳变时信号上升时间较长，器件间的互联线对电路的功能的影响可以忽略不计，没有高速电路设计经验的设计人员通常意识不到信号完整性问题。随着器件输出开关速度的提高，上升时间大多处于皮秒级，按照低速电路设计方式设计的电路几乎无法工作，无一例外地产生了信号完整性问题。另外，对低功耗和速度追求使得内核电压越来越低，而较低的内核电压极易受环境干扰，若不加以控制有可能湮没在噪声中。因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。
信号完整性（Signal Integrity，SI）是2000年后发展起来的新技术。SI解决的是在高速电路中信号传输过程中的质量问题。信号完整性可以泛指由互联线引起的所有电信号异常现象，包括：噪声、干扰和时序等。狭义的信号完整性是指信号电压（或电流）波形的形状及质量，包括反射和串扰。由于物理互联造成的干扰和噪声，使得连线上信号的波形外观变差，出现了异常形状的变形，这称为信号完整性被破坏。信号完整性问题是物理互联在高速情况下的直接结果。
提示?物理互联：物理互联（Interconnect）包括芯片内连线、芯片封装、PCB板及电子系统连接等，它们极大地影响高速时的信号和电源分配网络质量。真实的互联线包括芯片内连线、压焊点、封装引线、芯片引脚，以及芯片外的PCB板线接头、线条、接插件、连接电缆等。此外还有各种无源元件，包括介质、基板、屏蔽盒、机壳、机架等。
过去人们简单地将100MHz时钟作为高速电路与低速电路的分界线。事实上，高频不一定高速，低频也不见得低速。信号完整性问题的根源在于信号上升时间的减小，即使布线拓扑结构没有变化，当系统中的数字信号的上升沿小于1纳秒时，互联不再透明，也可能对电路和系统造成颠覆性后果。随着现代数字电子系统核心频率的不断提高，ASIC/PCB的设计必然面临日益突出的信号完整性问题。
信号不完整问题是物理互联在高速下必须认真对待的问题，否则将直接导致严重后果。信号完整性以传输线、电磁学等为理论基础，结合复杂的算法和模型，解决高速信号传输中的以下几个问题：反射、轨道塌陷、串扰、过冲、振铃、地弹、多次跨越逻辑电平错误、阻抗控制和匹配、EMC、热稳定性、时序分析等。接下来简述几种常见的信号完整性问题。
1．反射
反射（reflection）是指传输线上有回波。信号功率（电压和电流）的一部分经传输线上传输到负载端，但是有一部分被反射回来形成振铃。
当信号沿着传输线向前传播时，无论什么原因使瞬时阻抗发生了改变，部分信号都将沿着与原传播方向相反的方向反射，而另一部分将继续传播，但幅度有所改变。瞬时阻抗发生改变的地方称为阻抗突变，或简称突变。引起反射的原因可能是信号传输中途遇到电阻、电容、电感、过孔、接插件等。图2.29显示了信号反射引起的波形畸变。电路设计时在时钟输出信号上串接一个小电阻，采用阻抗匹配的方法解决信号反射问题。阻抗在信号完整性问题中占据极其重要的地位。
2．串扰
串扰（Crosstalk）是指在两个不同的电性能网络之间的互作用。产生串扰的称为Aggressor（侵略者），而被干扰的称为Victim（受害者）。通常，每一个网络既是Aggressor，又是Victim。
当两根信号线靠得很近时，一根信号线上的信号会通过电磁场耦合到另一根信号线上，这就是串扰。虽然被串扰影响的信号线上的波形不一定和邻近信号波形相似，也不一定有明显的规律，更多的是表现为噪声形式。随着集成电路和PCB设计的微型化、信号传输空间的聚敛，信号传输通道必然靠得很近，因此信号的串扰问题无法避免，同时也是必须认真对待的问题。串扰问题在当今的高密度电路板中一直困扰着嵌入式开发人员。
串扰大小和电路板上的很多因素有关，PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端连接方式对串扰都有一定的影响。当然，信号传输通道的物理间距最容易控制，也是最常用的解决串扰的方法。
3．轨道塌陷
噪声不仅存在于信号网络中，也存在于电源分配系统中。在电源分配系统中，由于存在能源传输通道阻抗，当传输通道中的电流发生变化时，电压会发生一定程度的衰减，甚至大幅跌落，通常将这一过程形象地称为“轨道塌陷”。轨道塌陷有时会产生致命的问题，比如电压“塌陷”致使主控电路复位，对于安全性要求较高的应用场合，这种情况是不允许发生的。
此外，高性能处理器集成的门数越来越多，开关速度也越来越快，在更短的时间内消耗更多的开关电流，可以容忍的噪声变得越来越小。但同时控制噪声越来越难，因为高性能处理器对电源系统有苛刻的要求，构建更低阻抗的电源分配系统变得越来越困难，阻抗控制成为高速电路设计中不可回避的问题。
通常，信号完整性采取经验法则、解析近似、数值仿真、实际测量等方法解决。工程师通过加强理论学习，在工程实践中不断积累实践经验，并结合运用分析仿真工具，可以全面提升自己解决信号完整性问题的分析和解决能力。值得一提的是，现在的SI仿真引擎完全可以仿真高速数字 PCB，自动屏蔽SI问题并生成精确的“引脚到引脚”延迟参数。这使得器件模型和电路板制造参数的精确性成为决定仿真结果的关键因素。很多设计工程师首先仿真“最小”和“最大”的设计角落，然后采用相关的信息来解决问题并调整生产率。后制造阶段采取上述措施可以确保电路板的SI设计品质。在电路板装配完成之后，仍然有必要将电路板放在测试平台上，利用示波器或者时域反射计测量，将真实电路板和仿真预期结果进行比较。这些测量数据可以帮助工程师改进模型和制造参数，以便在下一次预设计调研工作中做出更佳的（更少的约束条件）决策。常见的仿真工具有SPICE、Mentor公司的Hyperlynx、Candence公司的SigXP、Ansoft公司的HFSS和Agilent公司的ADS等。
上述内容仅简单介绍几种常见的信号完整性问题，目的在于让刚涉足高速电路设计的工程师有初步的认识。信号完整性问题涉及面比较广，只有通过深入学习理论和不断积累工程实践才能逐步提升对信号完整性问题的认识和把握。
2.3.3 电源完整性
在以往的电路设计中，人们为了简化问题，通常把电源和地当成理想的情况来处理，将主要精力集中研究信号线，但在高速电路设计中，这种处理方法将给产品带来潜在的隐患。电源完整性和信号完整性是紧密联系在一起的，从广义上说，信号电源完整性属于信号完整性研究范畴，电源完整性直接影响最终PCB板的信号完整性。电源完整性和信号完整性二者是密切关联的，而且很多情况下，影响信号畸变的主要原因是电源系统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影响很严重、多电源/地平面的分割不好、地层设计不合理、电流不均匀等。
过去人们更关注对集成电路功耗的控制，很少注意电源完整性，尽管电源完整性在决定电源和能耗方面具有举足轻重的作用。随着现代数字电子系统核心频率的不断提高，电源完整性已成为主导的设计约束条件之一。
1．电源完整性概念
简单地讲，电源完整性是指特定电源与理想状态的接近程度，具体取决于电源的自然特性。对于家用设备的电源来说，主要关心的是电压幅度和频率，即不管附近的负荷和用电限制如何变化，电压幅度和频率能够保持多大的稳定性。对于优秀的电源完整性而言，重要的是供电电压差值中发生的降压和过冲或瞬时（和静态）变化保持在很小的范围内，比如标称值的5%，从而使集成电路保持可预测的性能。
造成电源不稳定的根源主要有两方面：一是器件在高速开关状态下瞬态的交变电流过大；二是电流回路上存在的电感。从表现形式上来看，又可以分为三类：同步开关噪声（Simultaneous Switch Noise， SSN，也称为Δi噪声）、非理想电源阻抗影响、谐振及边缘效应。有关这些主题的内容，这里仅作简要介绍，读者可参阅相关的书籍深入学习。
2．电源完整性的主要问题
（1）电源阻抗控制
电源噪声的产生在很大程度上归结于非理想的电源分配系统。电源分配系统的作用就是给系统内的所有器件提供足够的电源，这些器件不但需要足够的功率消耗，同时对电源的平稳性也有一定的要求。大部分数字电路器件对电源波动的要求在正常电压的±5%范围内。由于电源平面阻抗的存在，在瞬间电流通过的时候，器件端的电压就会产生一定的压降和摆动。
为了保证每个器件始终都能得到正常的电源供应，就需要对电源的阻抗进行控制，也就是尽可能降低其交直流阻抗。为了降低电源的电阻和电感，电源层和地层通常采用电阻率低的材料，在允许的情况下，使电源线尽可能加粗，并尽可能减少长度。事实上，目前市面上基本上都采用了大面积的铜皮层作为低阻抗的电源分配系统。
基于电源阻抗的要求，以往的电源总线形式已经不再适用于高速电路。当然，电源层本身的低阻抗也不能满足设计的需要，需要考虑的问题还有很多，比如，芯片封装中的电源引脚、连接器的接口，以及高频下的谐振现象等，这些都可能会造成电源阻抗显著增加。解决这些问题的最常用的方法就是合理增加去耦电容。
（2）同步开关噪声分析
同步开关噪声是指当器件处于开关状态，产生瞬间变化的电流（di/dt），在经过回流途径上存在的电感时，形成交流压降，从而引起噪声，也称为Δi噪声。如果是由于封装电感而引起地平面的波动，造成芯片地和系统地不一致，这种现象称为地弹。同样，如果是由于封装电感引起的芯片和系统电源差异，就称为电源反弹。所以，严格来说，同步开关噪声并不完全是电源的问题，它对电源完整性产生的影响最主要表现为地/电源反弹现象。
同步开关噪声主要是伴随着器件的同步开关输出（Simultaneous Switch Output， SSO）而产生，开关速度越快，瞬间电流变化越显著，电流回路上的电感越大，则产生的SSN越严重。基本公式为：
VSSN=N•LLoop•(dI/dt)
其中I指单个开关输出的电流，N是同时开关的驱动端数目，LLoop为整个回流路径上的电感，而VSSN是同步开关噪声的大小。
（3）谐振及边缘效应
电源平面可等效为由很多电感和电容构成的网络，与通常LC网络一样，在一定频率下，由这些电容和电感构成的电源网络也会发生谐振现象，从而影响电源层的阻抗。除了谐振效应外，电源平面和地平面的边缘效应同样是电源设计中需要注意的问题，这里说的边缘效应就是指边缘反射和辐射现象。如果抑制了电源平面上的高频噪声，就能很好地减轻边缘的电磁辐射，通常采用添加去耦电容的方法来解决这一问题。边缘效应是无法完全避免的，在设计PCB时，要尽量让信号走线远离铺铜区边缘，以避免受到太大的干扰。
