前 言
Digital Logic Design and Computer Organization with Computer Architecture for Security
编写本书的目的是让读者通过一本教科书全面理解数字逻辑设计和计算机组成。此外，本书还有独立的一章介绍安全的计算机体系结构。
本书涵盖数字逻辑设计的基本原理和Verilog硬件描述语言设计。各个章节分别讨论简单和复杂的组合电路和时序电路的设计方法。本书概述了电路设计的现代工具和方法，而Verilog实例仅用于展示该语言的基本特性和可综合特性。如有需要，教师可以选择用VHDL替代。不过，本书并不要求使用硬件描述语言。
本书内容包括存储器组织、处理器核心和处理器组织结构，以及硬件支持的计算机安全等。由于技术的进步以及对高速和低功耗设计的需求改变了计算机组织结构的基础，因此本书尝试不仅提供简单的实例用于展示基本的设计概念，而且揭示对现代计算机设计目标的理解。
本书还从指令集体系结构角度讨论了计算机体系结构的概念，包括支持安全指令执行的架构、流水线和并行化，以及存储器层次结构。本书尝试提供大量实例来展示如何应用流水线和并行化技术来提升并发处理能力并降低或隐藏延迟（这是两个影响性能的因素）。程序代码实例也用于展示CPU体系结构与编译器、编程方法和性能之间的关系。
各章节概述
本书一共有11章。第1章概述了数字系统、计算创新、数码系统、数字逻辑设计和计算机组成/体系结构及安全。
目 录
第1章 导论
1.1 简介
1.2 逻辑设计
1.3 计算机组成
1.4 计算机体系结构
1.5 计算机安全
练习
第2章 组合电路：小型设计
2.1 简介
2.2 逻辑表达式
2.3 规范表达式
2.4 逻辑化简
2.5 逻辑化简算法
2.6 电路时序图
2.7 其他逻辑门
2.8 设计实例
2.9 实现
2.10 硬件描述语言
练习
第3章 组合电路：大型设计
3.1 简介
3.2 算术函数
3.3 加法器
3.4 减法器
3.5 2的补码加法/减法器
3.6 算术逻辑单元
3.7 设计实例
3.8 实数算术
练习
第4章 时序电路：核心模块
4.1 简介
4.2 SR锁存器
4.3 D锁存器
4.4 锁存器的缺陷
4.5 D触发器
4.5.1 选择电路
4.5.2 操作规范
4.5.3 建立和保持时间
4.6 无相位差的时钟频率估计
4.7 触发器使能
4.8 其他触发器
4.9 硬件描述语言模型
