联电和智原合作55纳米超低功耗制程(55ULP)的PowerSlash基础IP方案，针对无线物联网产品的电池长期寿命需求提出适合的解决方案，双方寄望这样的合作可以为超低功耗积体电路设计平台带来新的基准。
联电矽智财研发暨设计支援处的莫亚楠资深处长指出，物联网芯片设计对节能解决方案有高度的需求，联电提供的55纳米技术平台结合完整的矽智财方案，可以支援物联网产品的不间断低功耗要求，且借由智原在55ULP平台的PowerSlash IP能更适合物联网产品的应用。
智原的PowerSlash IP结合是针对低功耗设计系统、系统单芯片超低功耗控制元件与FIE3200 FPGA平台，可以使用在低功耗积体电路的前端设计或后端开发阶段；再者，联电的55ULP技术能够支援较低的操作电压及sub-pA装置漏电，为含有钮扣电池的产品提供理想的的晶圆制程。
智原行销暨投资副总于德洵表示，物联网应用建构过程中，效能往往受制于低功耗技术，在透过联电55纳米超低功耗技术和智原PowerSlash IP的加速模式(Turbo Mode)功能，为物联网应用环境带来新的解决方案，可以兼顾效能和省电。
智原PowerSlash IP包含多重临界电压元件库、存储器编译器和电源管理元件，能够充分利用联电55ULP的优势在0.81V～1.32V广域电压下运作；此外，新的加速模式功能可以有效调升性能曲线，帮助MCU核心于达到2倍效能，在相同额定时脉下减少约40%的动态功耗。
本文转自d1net（转载）
