基于FPGA的BPSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR

简介: 本项目基于Vivado2019.2实现了一个完整的BPSK通信系统仿真,包括调制、解调、AWGN信道、误码统计及帧同步等功能模块。通过设置SNR(如15dB和7dB),展示了不同信噪比下的系统性能,并提供局部放大效果分析。理论部分详细介绍了BPSK信号的功率谱特性及其与2ASK的区别,同时阐述了帧同步的工作原理。Verilog核心程序实现了调制端、解调端以及误码计算等功能,为数字通信系统的理解和实践提供了全面参考。

1.算法仿真效果
vivado2019.2仿真结果如下(完整代码运行后无水印):

系统包括BPSK调制模块,BPSK解调模块,AWGN信道模块,误码统计模块,帧同步模块,数据源模块等。

设置SNR=15db
135cd312d3c63bd2e71e582f76ce732f_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.jpg

局部放大:

750db2d9650450454df94d2fd112e12e_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.jpg

设置SNR=7db

0820a54f239cbd078852b0c2b735cbda_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.jpg

仿真操作步骤可参考程序配套的操作视频。

2.算法涉及理论知识概要
2.1BPSK
BPSK信号与2ASK信号的时域表达式在形式上是完全相同的,所不同的只是两者基带信号s(t)的构成,一个由双极性NRZ码组成,另一个由单极性NRZ码组成。因此,求BPSK信号的功率谱密度时,也可采用与求2ASK信号功率谱密度相同的方法。
(1)当双极性基带信号以相等的概率(p=1/2)出现时,BPSK信号的功率谱仅由连续谱组成。BPSK信号的功率谱由连续谱和离散谱两部分组成。其中,连续谱取决于数字基带信号s(t)经线性调制后的双边带谱,而离散谱则由载波分量确定。
(2)BPSK的连续谱部分与2ASK信号的连续谱基本相同(仅差一个常数因子)。因此,BPSK信号的带宽、频带利用率也与2ASK信号的相同。
在数字调制中,BPSK(后面将会看到2DPSK也同样)的频谱特性与2ASK十分相似。相位调制和频率调制一样,本质上是一种非线性调制,但在数字调相中,由于表征信息的相位变化只有有限的离散取值,因此,可以把相位变化归结为幅度变化。这样一来,数字调相同线性调制的数字调幅就联系起来了,为此可以把数字调相信号当作线性调制信号来处理了。但是不能把上述概念推广到所有调相信号中去。
BPSK (Binary Phase Shift Keying)-------二进制相移键控。是把模拟信号转换成数据值的转换方式之一,利用偏离相位的复数波浪组合来表现信息键控移相方式。BPSK使用了基准的正弦波和相位反转的波浪,使一方为0,另一方为1,从而可以同时传送接受2值(1比特)的信息。

   由于最单纯的键控移相方式虽抗噪音较强但传送效率差,所以常常使用利用4个相位的QPSK和利用8个相位的BPSK。

    ​二进制相移键控(BPSK)信号进行相干解调的系统,其包括:用于从所述BPSK信号中恢复出频率为2F的载波信号(C)的装置;用于将频率为2F的所述信号注入到注入锁定振荡器(ILO)中的装置,该注入锁定振荡器的固有谐振频率为f[r],该f[r]大致等于f,该注入锁定振荡器提供用于恢复具有(θ[e]-k)/2相移的原始载波的差分输出(o[p]、o[n])信号,其中θ=arcsin[(f[r]-r)/αA[i]f],其中α和k是取决于所述注入锁定振荡器(ILO)中的主要非线性的类型的参数,而A[i]是所恢复的频率为2f的载波信号的幅值,以及用于将所述差分输出(o[p]、o[n])信号与所述输入BPSK信号的副本进行组合,以产生解调信号(DEMOD)的装置。

2.2 帧同步
在数字通信中,信息通常是以帧为单位进行组织和传输的。帧同步的目的是确定每一帧的起始位置,以便接收端能够正确地解调出每帧中的数据。

   设发送的帧结构为:帧同步码 + 信息码元序列 。帧同步码是具有特定规律的码序列,用于接收端识别帧的起始。

   帧同步的过程就是在接收序列中寻找与帧同步码匹配的位置,一旦找到匹配位置,就确定了帧的起始位置,后续的码元就可以按照帧结构进行正确的划分和处理。

09b4604d6658d57c096f0dfac9ed9c1a_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.jpg

3.Verilog核心程序

BPSK_mod BPSK_mod_u(
.i_clk     (i_clk),
.i_rst     (i_rst),
.i_bits    (i_bits),
.o_fir     (o_fir),
.o_carrier (o_carrier),
.o_mod     (o_mod)
);

awgns awgns_u(
    .i_clk(i_clk), 
    .i_rst(i_rst), 
    .i_SNR(i_SNR), //这个地方可以设置信噪比,数值大小从-10~50,
    .i_din(o_mod[23:8]), 
    .o_noise(),
    .o_dout(o_modn)
    );  

//解调端 [31:16]
BPSK_demod BPSK_demod_u(
.i_clk           (i_clk),
.i_rst           (i_rst),
.i_mod           (o_modn),
.o_carrier_local (o_carrier_local),
.o_dw            (o_dw),
.o_demod         (o_demod),
.o_bits          (o_bits),
.o_bits_data     (o_bits_data),
.o_bits_head     (o_bits_head),
.o_peak          (o_peak),
.o_en_data       (o_en_data),
.o_en_pn         (o_en_pn),
.o_frame_start   (o_frame_start)
);


//error calculate
Error_Chech Error_Chech_u(
    .i_clk(i_clk), 
    .i_rst(i_rst), 
    .i_trans(i_bits), 
    .i_en_data(o_en_data),
    .i_rec(o_bits_data), 
    .o_error_num(o_error_num), 
    .o_total_num(o_total_num),
    .o_rec2(o_rec2)
    );




endmodule
相关文章
|
11月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的BPSK+costas环实现,包含testbench,分析不同信噪比对costas环性能影响
本作品基于FPGA实现了BPSK调制解调通信系统与Costas环载波同步,使用Verilog语言完成设计并提供Testbench验证。相比之前版本,优化了环路滤波器以使Costas环收敛曲线接近理论值,并新增AWGN信道模块,支持调整SNR分析噪声对锁定性能的影响。通过Vivado2019.2仿真验证,结果准确无误。核心程序包含信号调制、加性高斯白噪声生成及解调部分,适用于学习载波同步与BPSK通信原理。Costas环结构包括本地振荡器、相位解调器、环路滤波器等组件,用于估计和追踪接收信号的相位偏移,实现精确解调。
446 4
|
算法 异构计算
m基于FPGA的gardner环定时同步实现,含testbench测试程序
m基于FPGA的gardner环定时同步实现,含testbench测试程序
836 0
|
11月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的QPSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本项目基于Vivado2019.2实现QPSK调制解调系统仿真,包括QPSK调制/解调、AWGN信道、误码统计和帧同步等模块。设置SNR为20dB和7dB时,分别展示了波形效果与误码率计算。理论部分详细解析了QPSK调制解调原理及帧同步机制,核心程序用Verilog实现,涵盖数据生成、调制、信道传输、解调及误码统计等功能,附带操作视频辅助理解。
161 2
|
11月前
|
数据采集 算法 数据安全/隐私保护
【硬件测试】基于FPGA的QPSK+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设置SNR
本文基于FPGA实现QPSK+帧同步系统硬件测试,包含ILA在线数据采集、VIO在线SNR设置及数据源模块。通过设置不同SNR(如6dB和15dB),验证系统性能。理论部分介绍QPSK调制解调原理,将二进制数据映射为四相状态,提高传输速率与频谱效率;帧同步用于确定帧起始位置,确保正确解调。Verilog代码实现信号生成、SNR设置、QPSK调制解调及误码统计等功能,附带ILA测试结果分析。
222 32
|
12月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2FSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本项目基于Vivado2019.2实现FSK调制解调系统仿真,包含FSK调制/解调模块、AWGN信道模块、误码统计模块及帧同步模块等。通过设置SNR(如10dB、20dB)验证系统性能,并展示FSK调制解调过程。理论部分介绍频移键控(FSK)原理,包括相位连续与不连续特性、功率谱密度特点及其解调方法。Verilog核心程序实现调制、加噪、解调和误码计算功能,为数字通信系统设计提供参考。
312 35
|
11月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的QPSK软解调+帧同步系统开发,包含testbench,高斯信道,误码统计,可设置SNR
本项目基于Vivado2019.2实现QPSK调制解调系统仿真,包含QPSK调制、软解调、AWGN信道、误码统计及帧同步等功能模块。通过设置SNR(如7dB和15dB),展示不同信噪比下的波形与性能。核心程序采用Verilog语言编写,涵盖数据生成、调制解调、信道干扰添加及误码率计算等环节。理论部分详细解析QPSK调制原理、软解调概率估计以及帧同步机制,为数字通信学习与实践提供完整参考。
254 5
|
人工智能 自然语言处理 搜索推荐
编程助手
【4月更文挑战第20天】编程助手
596 2
|
算法 异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
540 8
|
数据可视化 算法 Python
【数字通信革命】深入剖析Python实现BPSK、QPSK到QAM信号调制的奥秘,解锁高速数据传输的密钥!
【8月更文挑战第2天】在通信系统中,信号调制至关重要,它将信息嵌入载波信号中以便传输。本文通过Python实现三种基本调制技术:BPSK、QPSK和16-QAM,并提供示例代码。首先需安装NumPy、SciPy和Matplotlib库。BPSK是最简单的相位调制,每个符号携带一位信息;QPSK则每个符号携带两位信息,通过四种相位表示;16-QAM结合幅度和相位调制,每个符号携带更多比特信息。本文提供的代码演示了这些调制方式的实现过程,并利用Matplotlib可视化结果。了解这些调制技术有助于深入探索信号处理领域。
991 18
|
Python
【信号处理】python按原理实现BPSK、QPSK、QAM信号调制
本文提供了两种不同的方法来实现16-QAM(正交幅度调制)的调制和解调过程,一种是使用commpy库,另一种是通过手动定义映射字典来实现。
1357 8