噪声-降噪引脚如何提高系统性能

简介: **摘要:**LDO(低压降稳压器)会产生内部噪声,影响电子系统的性能。选择低噪声LDO并分析其噪声(通过时域和频域检查)是至关重要的。图1展示了电源噪声的时域表现,而图2描绘了LDO的噪声频谱密度。降低噪声的方法包括使用降噪电容器,如在LDO的NR/SS引脚上添加电容,形成RC滤波器,减少基准电压噪声,并调整启动时的压摆率。较大的CNR/SS电容能改善噪声系数,但也可能导致启动时间延长,影响浪涌电流。因此,优化CNR/SS值平衡噪声抑制和启动性能是设计的关键。

由于LDO是电子器件,因此它们会自行产生一定量的噪声。选择低噪声LDO并采取措施来降低内部噪声对于生成不会影响系统性能的清洁电源轨而言不可或缺。

识别噪声

理想的 LDO 会生成没有交流元件的电压轨。遗憾的是,LDO 会像其他电子器件一样自行产生噪声。图1显示了这种噪声在时域中的表现方式。

图 1:电源噪声的屏幕截图

时域分析并非易事。因此,检查噪声的主要方法有两种:跨频率检查和以积分值形式检查。您可以使用频谱分析仪来识别LDO输出端的各种交流元件。应用报告“如何测量LDO 噪声”详细介绍了噪声测量方法。图2描绘了1A低噪声LDO TPS7A94的输出噪声。

图 2:TPS7A94 的噪声频谱密度与频率和VOUT的关系

从各条曲线可以看出,以微伏/平方根赫兹 (μV/√Hz) 表示的输出噪声集中在频谱的低端。这种噪声主要来自内部基准电压,但误差放大器、场效应晶体管 (FET) 和电阻分压器也会产生一定噪声。在确定相关频率范围的噪声曲线时,跨频率查看输出噪声会有所助益。例如,音频应用设计人员会关心电源噪声可能会降低音质的可听频率(20Hz至20kHz)。数据表通常为同类比较提供单一综合噪声值。输出噪声通常在10Hz至100kHz范围内积分,并以微伏均方根 (μVRMS) 表示。一些半导体制造商集成了从100Hz到100kHz或自定义频率范围的噪声。在特定频率范围内进行积分有助于掩盖令人不快的噪声特性,因此除了积分值之外,检查噪声曲线也很重要。图2显示了与各种曲线相对应的积分噪声值。德州仪器提供的LDO产品系列,其集成噪声值测量值可低至0.47μVRMS。

降低噪声

除了选择具有低噪声品质的LDO之外,您还可以采用几种技术来确保您的LDO具有超低噪声特性。这些技术涉及使用降噪和前馈电容器,在“LDO基础知识:噪声 - 前馈电容器如何提高系统性能”一文中进行了讨论。

降噪电容器

TI 产品组合中的许多低噪声LDO都具有指定为“NR/SS”的特殊引脚。图3显示了用于实现降噪功能的常见拓扑。

图3:带有NR/SS引脚的LDO的常见拓扑

该引脚的功能是双重的。它用于过滤来自内部基准电压的噪声,并在启动期间降低压摆率或启用LDO。

在此引脚 (CNR/SS) 上添加一个电容器可形成一个具有内部电阻的电阻电容 (RC) 滤波器,有助于分流由基准电压产生的不良噪声。由于基准电压是噪声的主要来源,因此增大电容有助于将低通滤波器的截止频率推至较低频率。图4显示了该电容器对输出噪声的影响。

图 4:TPS7A91的噪声频谱密度与频率和CNR/SS的关系

如图 4 所示,较大的CNR/SS值会产生更好的噪声系数。在某个时刻,增大电容将不再降低噪声。剩余的噪声来自误差放大器、FET等。添加电容器还会在启动期间引入RC延迟,从而导致输出电压以较慢的速度斜升。当输出或负载上存在大容量电容并且您需要减轻浪涌电流时,这是有利的。公式1将浪涌电流表示为:

为了减少浪涌电流,您必须降低输出电容或降低压摆率。幸好,CNR/SS有助于实现后者,如图 5 所示的TPS7A85相关内容。

图5:TPS7A85 的启动过程与 CNR/SS的关系

如您所见,增加CNR/SS值会导致启动时间延长,从而防止浪涌电流尖峰并可能触发限流事件。请注意,某些具有NR引脚的LDO不会实现软启动功能。它们能够实现快速启动电路,即便使用大型降噪电容器也有助于实现超短启动时间。

低噪声LDO对于确保清洁直流电源至关重要。选择具有低噪声特性的LDO并实施相关技术以确保尽可能干净的输出非常重要。使用CNR/SS有两大优势:它使您能够控制压摆率和过滤基准噪声。

相关文章
BOSHIDA DC电源模块采用电容滤波器减少噪音平稳输出电压
BOSHIDA DC电源模块是现代电子设备中常用的一种电源,它可以将交流电转换为直流电,并通过电容滤波器来平滑输出电压。电容滤波器是一种非常常见的电子滤波器,可以通过将电容器与电路中的电阻、电感元件相结合,来实现对电路中的信号进行滤波的效果。在DC电源模块中,电容滤波器的作用非常重要,它可以有效地去除输出信号中的噪声和纹波,使输出电压更加稳定可靠。
BOSHIDA DC电源模块采用电容滤波器减少噪音平稳输出电压
DC电源模块输出电源中的高频噪声及杂波
DC电源模块去除输出电源中的高频噪声及杂波
DC电源模块输出电源中的高频噪声及杂波
一阶动态电路时域分析
一阶动态电路时域分析是指研究电路在时间域内响应特性的一种分析方法。 一阶动态电路时域分析的主要特征和意义如下: 对象是一阶电路。一阶电路指其动态行为可以用一个一阶微分方程描述的电路,如RC电路、RL电路等。 分析域是时间域。研究的不是电路在不同频率下的频率响应,而是输入信号作用下输出量随时间的变化规律。 研究内容是电路的时域响应特性。如电路对阶跃输入的阶跃响应、对脉冲输入的脉冲响应曲线等。 主要方法是解一阶微分方程。根据电路的等效模型写出其一阶微分方程,然后选择适当解法求其时间域解。 目的是分析电路的动态性能。如过渡过程、时间常数、稳态误差等定量参数,为电路设计和应用提供参考。
233 0
|
7月前
|
关系型数据库
内置功率 MOSFET 的高频同步整流降压开关变换器
一、基本描述 MP2315 是一款内置功率 MOSFET 的高频同步整流降压开关变换器。它提供了非常紧凑的解决方案,在宽输入范围内可实现 3A 连续输出电流,具有出色的负载和线性调整率。MP2315 在输出电流负载范围内采用同步工作模式以达到高效率。其电流控制模式提供了快速瞬态响应,并使环路更易稳定。全方位保护功能包括过流保护(OCP)和过温关断保护。MP2315 最大限度地减少了现有标准外部元器件的使用,采用节省空间的8-pin TSOT23 封装。 二、基本特性 宽工作输入电压范围:4.5V 至 24V 3A 负载电流 内置90mΩ/40mΩ低导通电阻功率 MOSFETs 低静
|
算法 异构计算
m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现
m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现
438 2
m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现
取样-保持电路的介绍
取样-保持电路(Sample and Hold Circuit) 一、引言 取样-保持电路是一种常见的电子电路,用于将模拟信号转换为数字信号。在许多应用中,需要对连续变化的模拟信号进行采样和保持,以便进一步处理和分析。取样-保持电路能够在一个时间点上获取模拟信号的样本,并将其保持在一个固定的电压值上,直到下一个采样周期开始。本文将介绍取样-保持电路的工作原理、应用领域和设计要点。 二、工作原理 取样-保持电路的基本原理是通过开关和电容器实现的。当开关打开时,电容器与输入信号相连,充电至与输入信号相等的电压。当开关关闭时,电容器断开与输入信号的连接,并将电容器上的电压保持不变。这样,取样-保
145 0
|
传感器 前端开发
BJT差分式放大电路的介绍
一、基本原理 BJT差分式放大电路的基本原理是利用两个晶体管的共射极配置来放大差分输入信号。其中一个晶体管作为输入管,另一个晶体管作为负载管。当差分输入信号的差值发生变化时,输入管的基极电压也会发生变化,导致输入管的电流变化。负载管通过负载电阻来接收输入管的电流变化,并产生相应的输出电压。因此,BJT差分式放大电路可以将差分输入信号放大为差分输出信号。 二、电路结构 BJT差分式放大电路通常由两个晶体管、两个输入电阻、一个负载电阻和一个电源组成。其中,两个晶体管的发射极通过两个输入电阻与差分输入信号相连,基极通过电源与地相连。负载电阻通过两个晶体管的集电极与电源相连,输出信号通过负载电阻与地相
371 0
|
算法 异构计算
m基于FPGA的多径信道模拟verilog实现,包含testbench,可配置SNR,频偏,多径增益和多径延迟
m基于FPGA的多径信道模拟verilog实现,包含testbench,可配置SNR,频偏,多径增益和多径延迟
229 0
|
算法
基于高分辨率时频分析的单通道地震数据自动噪声衰减方法(Matlab代码实现)
基于高分辨率时频分析的单通道地震数据自动噪声衰减方法(Matlab代码实现)
|
机器学习/深度学习 传感器 安全
【脉冲压缩】基于线性调频+步进频和相位编码信号脉冲压缩仿真Matlab代码
【脉冲压缩】基于线性调频+步进频和相位编码信号脉冲压缩仿真Matlab代码