第六章 半导体存储器【微机原理】2

用16Kx8位芯片组成64Kx8位的存储器
说明： 图中4个芯片的数据端与数据总线D7D0相连；地址总线低位地址A13A0与各芯片的14位地址线连接，用于进行片内寻址；为了区分4个芯片的地址范围，还需要两根高位地址线A14、A15经2–4译码器译出4根片选信号线，分别和4个芯片的片选端相连。

可以看出，字扩展的连接方式是将各芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址。也就是将低位地址线直接与各芯片地址线相连，以选择片内的某个单元；用高位地址线经译码器产生若干不同片选信号，连接到各芯片的片选端，以确定各芯片在整个存储空间中所属的地址范围。

3. 字位同时扩展

字位同时扩展：前面相除的为组的数量，后面相除的为组内的数量。组内采用位扩展法，组间采用字扩展法

字数和位数都需要扩展的情况
若使用 l x k 位存储器芯片构成一个容量为M x N位(M>l，N>k)的存储器，那么这个存储器共需要(M/l)x(N/k)个存储器芯片。连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内采用位扩展法，组间采用字扩展法。

图6.19给出了用2114(1Kx4)RAM芯片构成4Kx8存储器的连接方法。

说明：图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个这样的存储模块用字扩展法连接便构成了4Kx8的存储器。用A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同时选中，故同组芯片的片选端应并联在一起。本例用2–4译码器对两根高位地址线A10~ A11译码，产生4根片选信号线，分别与各组芯片的片选端相连。

6.3.2 存储器与CPU的连接

CPU对存储器进行访问时，首先要在地址总线上发地址信号，选择要访问的存储单元，还要向存储器发出读/写控制信号，最后在数据总线上进行信息交换。因此，存储器与CPU的连接实际上就是存储器与三总线中相关信号线的连接。
1.存储器与控制总线的连接
在控制总线中，与存储器相连的信号线为数不多，如8086/8088最小方式下的M/IO(8088为M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，连接也非常简单，有时这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信号
2.存储器与数据总线的连接
8086 CPU的数据总线有16根 ，其中高8位数据线D15D8接存储器的高位库(奇地址库)，低8位数据线D7D0接存储器的低位库(偶地址库)，根据BHE(选择奇地址库)和A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字节操作。
3.存储器与地址总线的连接

对于由多个存储芯片构成的存储器，其地址线的译码被分成

1. 片内地址译码：用于对各芯片内某存储单元的选择
2. 片间地址译码 ：用于产生片选信号，
   以决定每一个存储芯片在整个存储单元中的地址范围，避免各芯片地址空间的重叠

片内地址译码在芯片内部完成，连接时只需将相应数目的低位地址总线与芯片的地址线引脚相连。片选信号通常要由高位地址总线经译码电路生成。地址译码电路可以根据具体情况选用各种门电路构成，也可使用现成的译码器，如 74LS138(3–8译码器)等。

74ls138

引脚图


真值表


以下内容截取讲课PPT

片间地址译码一般有线选法和译码法两种。

线选法：直接将某一高位地址线与某个存储芯片片选端连接。

特点： 简单明了，无需另外增加电路；

存储芯片的地址范围会重叠或不连续；不能充分有效地利用存储空间。
译码法：使用译码电路将高位地址进行译码，以其译码输出作为存储芯片的片选信号；分为全译码法和部分译码法。

特点： 连接复杂，但能有效地利用存储空间；

译码电路可以使用现有的译码器芯片。

线选法：存储芯片的地址范围会有重叠或断续。

线选法：存储芯片的地址范围有重叠或有断续 。

线选法地址空间


全译码法：高位地址线全部参与片间地址译码；不会产生地址重叠的存储区域，每个存储单元的地址都是惟一的。


全译码法：高位地址线全部参与片间地址译码；不会产生地址重叠的存储区域，每个存储单元的地址都是惟一的。

全译码法地址空间

部分译码法：部分高位地址线参与片间地址译码；相较全译码法能简化译码电路，但会产生地址重叠或不连续。


部分译码法：部分高位地址线参与片间地址译码；相较全译码法能简化译码电路，但会产生地址重叠或不连续。

部分译码法地址空间


以上内容截取讲课PPT

6.3.3 基于8086/8088 CPU 的存储器连接举例

推荐

计算机组成原理之CPU与存储器的连接

以下内容截取讲课PPT

与8位CPU的连接实例

【例1】 设某8位机系统需装6KB的ROM，地址范围安排在0000H17FFH。请画出使用EPROM芯片2716构成的连接线路图。

【分析】 2716 EPROM 芯片：

容量为2K×8位，需用3片进行字扩展；

8条数据线（O7O0），与CPU的数据总线（D7D0）连接；

11条地址线（A10A0）与CPU的低位地址线（A10A0）连接；

片选信号（CS）的连接需考虑两个问题：

与CPU高位地址线（A15A11）和控制信号（IO／!M、!RD）如何连接；

根据给定的地址范围如何连接。

若采用译码法，根据给定的地址范围，可列出3片EPROM的地址范围如下表：

与16位CPU的连接实例

例2 有一8088微机系统，其内存地址空间中00000H～01FFFH的8K字节为EPROM，02000H～02FFFH的4 K字节为静态RAM，03000H～03FFFH的4 K字节为待扩存储空间。要求EPROM用Intel 2716，RAM用Intel 2114，用74LS138译码器作片选控制，试画出其连接图。

【例3】 在某8086微机系统中，采用Intel 6116 RAM存储器芯片构成2K字的存储器，试画出存储器芯片的连接线路图。

【分析】

8086 CPU的数据总线为16位；存储器构成分为高位（奇地址）库和低位（偶地址）库；

6116芯片的容量为2K×8位，需用2片芯片；

CPU数据总线的高8位（D15~ D8）和低8位（D7~ D0）分别与两片6116的数据输入/输出线（I/O7~ I/O0）相连；

CPU低位地址线（A11~ A1）接至两片6116的（A10~ A0）；

*高位地址线、地址信号A0和控制信号!BHE用于形成两片6116的片选信号（!CE）。