开发者学堂课程【高校精品课-南京航空航天大学-数字集成电路设计技术：Wujian SoC 平台_介绍】学习笔记，与课程紧密联系，让用户快速学习知识。
课程地址：https://developer.aliyun.com/learning/course/14/detail/15884
Wujian SoC 平台_介绍
内容介绍
一、 Wujian100系统架构
二、 功能特征
三、 Sdk 软件目录
四、 Board
一、 Wujian100系统架构
系统架构主要由 HCLK 和 AHB 组件规范构成，包括 CPU 的包装和直接存储器存储等步骤，还有一些模块构成。
二、 功能特征
1. CPU 部分
（1） 使用32-bit 的通用 CPU E902；
（2） 循环减量计数器是使用24位计数器宽度；
（3） 支持64个嵌套中段，每个中段都有相应的优先级；
（4） 内存是用64KB 的 ISRAM 和3个64KB 的 DSRAM。
2. 外部设备的特征
（1） DMAC（×1）
16个通道，支持块和组级别的触发工作模式。
（2） TIM（×8）
连接 APB1和 APB0，所有计数器都是32的计数宽度，所有的计数器都支持两种操作模式：自由运行和用户定义。
（3） GPIO（×1）
连接 APB，支持32位比特的宽度，每个 GPIO 都支持中段生成。
（4） USI（×3）
通用的接受和发送端，整形电路以及串行的外部接口 SPI。
（5） RTC
连接APB，支持32位比特的宽度，用于中断产生的递增计数器和比较器。
（6） PWM
1) 连接 APB，有12个输入输出的通道；
2) 6个 PWM 信号发生器，每个连接一个32位比特的计数器，还有两个 PWM 比较器，1个 PWM 的信号发生器和1个中断器；
3) 每个 PWM 信号发生器连接两个通道；
4) PWM 的输出能够将 PWM 的信号使能或不使能；
5) 每个 PWM 信号都可以选择输出、反转，也就是极性控制；
6) 有6个32位比特的计数器，每个都有如下特点：Up 或者 Up/Down 模式；
7) 输出频率由16位负载值控制；
8) 32位的输入捕获模式：输入边缘计数方式和输入边缘时间方式。
（7） WDT（电子器电路）
每个 APB 中都有一个 WDT 电路；每个 WDT 都有32位的计数宽度；计数器从预先设置的值开始向下一直到计数到0，用来指示超时的发生。
三、 Sdk 软件目录
1. case 仿真使用的测试 case
2. doe wujian100_open 平台的用户手册
3. fpga FPGA 制作相关脚本
4. lib 仿真编译使用的脚本及库文件
5. regress 回归测试的结果
6. sdk 软件开发套件
7. soc SoC RTL 源码
8. tb test bench 和 monitor 文件
9. tools 仿真脚本和环境变量设置文件
10. workdir 执行仿真的工作目录
四、 board
软核的一些初始化，例如串口，引脚等，包括下面的三个文件。
