【DR_CAN-MPC学习笔记】1.最优化控制和MPC基本概念

简介: 【DR_CAN-MPC学习笔记】1.最优化控制和MPC基本概念

1.最优化控制 Optimal Control


最优化控制的目的 Motivation:

在约束条件下达到最优的系统表现 Get the best performance within certain limitation


- 约束条件:物理限制等等;

- 最优:综合分析的结果,不是绝对的。


举个例子:汽车变道的轨迹选择



如上图所示,有两条线路可以选择,红色的线路1行驶距离短,速度快,较为舒适,绿色的线路2考虑到了紧急避障,需要迅速变道。因而在这个问题中,最优结果是相对的,不是绝对的。


2.数学模型 Mathematical Model


将上述的车辆行驶轨迹用数学模型表示。


2.1 SISO模型


SISO (Single Input Single Output,单输入单输出) 用以下系统框图表示:



r(t):系统参考值

u(t):输入

y(t):输出

e(t):误差 e(t) = y(t) - r(t)


从轨迹追踪的角度来看:


 越小,跟踪效果越好(误差越小)

越小,输入越小(输入越小)


引入代价函数(Cost Function):



最优化的过程即设计控制器的  ,使得  取得最小值

和  均为调节参数, 时,更看重误差, 时,更看重能耗。


2.2 MIMO模型


再扩展至MIMO(Multiple Input Multiple Output,多输入多输出)用状态空间表示:



例:



参考值


误差



其中  和  是调节矩阵,、、、 为调节系数。


3.模型预测概念


通过模型来预测系统在某一未来时间段内的表现来进行优化控制。

注:多用于数位控制,多采用离散型状态空间表达式,即


离散时采用欧拉法

(在k时刻)

步骤:

Step1:估计/测量读取当前系统状态(可测量则测量,不可测量则估计)


Step2:基于  进行最优化


如下图所示:

~   预测区间 Predictive Horizon

~   控制区间 Control Horizon


的选取即为最优化问题




代价函数



终端误差 Terminal Cost 表示最终代价(预测时间最末端误差的代价)



Step3:只取 (只选取  时刻作为预测结果,因为预测存在局限性)

在预测  点的时候,预测区间和控制区间向右移动一时刻,以此预测未来的表现,这个过程叫做滚动优化控制 Receding Horizon Control



MPC特点:


在每一步都需要进行一次最优化计算,因此对控制器计算能力要求较高

求解最优化问题时,会考虑系统的约束


相关文章
|
6天前
西子奥的斯MPC1系列扶梯控制原理
西子奥的斯MPC1系列扶梯控制原理
26 2
|
2月前
|
并行计算 算法 编译器
什么是SSA模式,它的工作原理是什么
【9月更文挑战第1天】什么是SSA模式,它的工作原理是什么
54 0
|
6月前
|
5G
【DR_CAN-MPC学习笔记】1.最优化控制和MPC基本概念
【DR_CAN-MPC学习笔记】1.最优化控制和MPC基本概念
【DR_CAN-MPC学习笔记】1.最优化控制和MPC基本概念
|
6月前
|
机器学习/深度学习
【DR_CAN-MPC学习笔记】3&4.详细的MPC建模例子和matlab代码
【DR_CAN-MPC学习笔记】3&4.详细的MPC建模例子和matlab代码
|
6月前
|
机器学习/深度学习
【DR_CAN-MPC学习笔记】2.最优化数学建模推导
【DR_CAN-MPC学习笔记】2.最优化数学建模推导
|
6月前
|
算法 异构计算
m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench
m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench
109 1
|
数据采集 缓存 搜索推荐
基于MPC5644的XCP 标定系统的设计
基于MPC5644的XCP 标定系统的设计
基于MPC5644的XCP 标定系统的设计
|
前端开发
XVS-440-10MPI-1-1AD EATON 分类系统基于总线的主要作用
XVS-440-10MPI-1-1AD EATON 分类系统基于总线的主要作用
132 0
XVS-440-10MPI-1-1AD EATON 分类系统基于总线的主要作用
|
算法 异构计算
m基于FPGA的分布式FIR滤波器verilog设计,对比普通结构以及DA结构
m基于FPGA的分布式FIR滤波器verilog设计,对比普通结构以及DA结构
184 0
m基于FPGA的分布式FIR滤波器verilog设计,对比普通结构以及DA结构
|
存储 网络协议 编译器
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第八章:彩灯控制器
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第八章:彩灯控制器
133 0