西子奥的斯MPC1系列扶梯控制原理
2024-11-09
32
版权
版权声明：
本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《
阿里云开发者社区用户服务协议》和
《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写
侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。
简介：
西子奥的斯MPC1系列扶梯控制原理
目录
相关文章
|
6月前
|
编解码
算法
数据可视化
|
6月前
|
算法
计算机视觉
开发者
|
vr&ar
芯片
|
4月前
|
算法
数据安全/隐私保护
异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型，支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15，结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能，图片显示了仿真结果。
### 理论概要
研究聚焦于软件无线电中的MSK调制解调，利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术，优点包括频谱效率高。系统采用无核设计，关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述，并通过Chipscope在线观察。
101
6
6
|
2月前
|
并行计算
算法
编译器
|
5月前
|
算法
异构计算
m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
234
0
0
|
6月前
|
5G
|
6月前
|
6月前
|
算法
异构计算
m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench
m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench
111
1
1