第2章 2.0组合逻辑电路
在这一章中，我们从描述逻辑门和逻辑电路输入/输出关系的各种表示方法开始学习逻辑与计算机设计。另外，我们将学习利用这些门电路来设计数字电路的数学方法，以及怎样设计电路才会最划算。这些技术基于布尔代数，同时也是设计所有数字电路的基础。数字电路的设计要避免不必要的电路和过多的花费，最终的目的是使电路最优化。卡诺图是一种直观的图形化优化方法，它能够使你加深对逻辑设计和优化的了解，同时也能够解决较小规模的“两级”逻辑电路的优化问题。尽管卡诺图只适合用于简单电路，但它与先进技术有很多相同之处，这些技术可以用来生成很复杂的电路。逻辑设计的另一个约束是传输延迟，即门电路输入上的一个变化引起其输出上的一个变化所需要的时间。在学习完组合优化之后，我们将针对组合电路介绍VHDL和Verilog硬件描述语言（HDL）。HDL在数字设计中的作用将与HDL的一种重要应用一起来加以讨论，这种应用是将HDL作为自动综合工具的输入。我们将学习一些基本概念和用VHDL与Verilog来对组合电路进行模型化。
根据第1章介绍的数字设计的过程和抽象层次，我们从逻辑门这个抽象层次开始。有两种类型的逻辑电路：组合型和时序型。在组合电路中，电路输出只依赖当时的输入，而在时序电路中，输出不但依赖于当时的输入而且依赖于过去的输入序列。本章讨论组合逻辑电路，并介绍描述组合逻辑电路（原书为组合逻辑门—译者注）输入与输出关系的几种方法，包括布尔方程、真值表、框图和HDL。这一章还要讨论组合逻辑电路的人工优化方法，以此来减少所需门电路的个数。尽管这些人工优化方法实际上只能用于小电路优化门的数量，但它们还是说明了组合逻辑设计中包含的一种限制条件。这些方法与可以用于很大电路和另外一些限制条件的其他一些方法也有很多相同之处。
