微机原理知识点

简介: 9.什么是基本总线周期,什么是扩展总线周期?基本总线周期由 4 个时钟周期组成,分别为 T1、T2、T3 和 T4。在 T1 时刻,CPU 的地址/数据复用线上发出地址信息,用于存储器单元或 I/O 端口的寻址。在 T2~T4 期间,在 CPU 的地址/数据复用线和存储器单元或 I/O 端口之间实现数据传送。扩展总线周期是在基本总线周期的基础上,根据特殊要求加入等待周期 Tw 和空闲周期 Tt。为了保证高速 CPU 与低速存储器或 I/O 接口间的数据读写,在控制线 READY 的控制下,可在 T3 与 T4 间插入一个或多个等待周期 Tw。当 CPU 暂时不需要经总线传送数据时,可

9.什么是基本总线周期,什么是扩展总线周期?
基本总线周期由 4 个时钟周期组成,分别为 T1、T2、T3 和 T4。在 T1 时刻,CPU 的地址/数据复用线
上发出地址信息,用于存储器单元或 I/O 端口的寻址。在 T2~T4 期间,在 CPU 的地址/数据复用线和存储
器单元或 I/O 端口之间实现数据传送。扩展总线周期是在基本总线周期的基础上,根据特殊要求加入等待
周期 Tw 和空闲周期 Tt。为了保证高速 CPU 与低速存储器或 I/O 接口间的数据读写,在控制线 READY 的控
制下,可在 T3 与 T4 间插入一个或多个等待周期 Tw。当 CPU 暂时不需要经总线传送数据时,可在 T4 后插
入一个或多个等待周期 Tt。
10.什么是地址锁存器?为什么要用地址锁存器?用什么信号控制锁存?
地址锁存器就是一个暂存器,它根据控制信号的状态,将总线上的地址信息暂存起来。
由于 CPU 受芯片封装的限制,只有 40 个管脚,所以地址线和数据线只能采用复用的方式共同使用某
些管脚。对存储器进行读取数据或写入数据时,存储器要求在这个过程中地址信息必须稳定提供给存储器,
而由于 CPU 地址线和数据线是复用的,就不可能在同一时刻具有地址和数据两种功能,这就需要在 CPU 提
供地址信息时,将地址信息锁存起来,以保证下一个时刻,当这些复用的管脚起着数据线的功能时,存储
器仍然有正确的地址信息。
通过 CPU 送出的 ALE 高电平信号来控制锁存的。锁存的信息包括这些复用管脚的地址(A19~A0)和
BHE ̅̅̅̅̅̅等信号。
11.什么是最小模式?什么是最大模式?
最小模式:在该系统中只有一个微处理器,所有的总线控制信号都由 8086 直接产生,因此,系统中
总线控制电路被减到最少。
最大模式:在该系统中包含两个或者多个微处理器,其中一个主处理器就是 8086,其它处理器为协
处理器,是协助主处理器工作的。它作用在中等规模或大型的 8086 系统中。一般情况下和 8086 配合的协
处理器有两个,一个是数值运算协处理器 8087,一个是输入/输出协处理器 8089。
12.CPU 从功能上可分为哪两部分?这样设计的优点是什么?
从功能上分为两大部分,一是执行部件(EU),二是总线接口部件(BIU)。EU 负责执行所有的指令,
向 BIU 提供指令执行的结果数据和地址,并对通用寄存器和标志寄存器进行管理。BIU 负责执行外部总线
周期,也就是负责 CPU 与存储器和外设之间的信息交换。
CPU 分成两部分后,BIU 负责取指令,EU 负责执行指令,它们之间既互相独立又互相配合,即实现了
取指令和执行指令的并行工作,大大提高了 CPU 和总线的利用率,从而提高了指令的处理速度。

相关文章
|
4月前
|
算法 图计算 芯片
数字信号处理期末复习——基础知识汇总(三)
数字信号处理期末复习——基础知识汇总(三)
67 0
数字信号处理期末复习——基础知识汇总(三)
|
存储 芯片
第六章 半导体存储器【微机原理】2
第六章 半导体存储器【微机原理】2
687 0
|
存储 芯片 内存技术
第六章 半导体存储器【微机原理】1
第六章 半导体存储器【微机原理】1
326 0
|
2月前
|
编解码
《通信原理》期末复习笔记(一)
《通信原理》期末复习笔记(一)
|
2月前
|
传感器 存储 程序员
《单片机原理与应用及C51编程技术》期末复习笔记
《单片机原理与应用及C51编程技术》期末复习笔记
|
2月前
|
编解码 内存技术
《通信原理》期末复习笔记(二)
《通信原理》期末复习笔记(二)
第六章 半导体存储器【微机原理】3
第六章 半导体存储器【微机原理】3
81 0
|
算法
期中复习【编译原理】
期中复习【编译原理】
41 0
|
存储 芯片
微机原理基础知识
微机原理基础知识
221 0