带你读《PDN设计之电源完整性: 高速数字产品的鲁棒和高效设计》之三:低阻抗测量-阿里云开发者社区

开发者社区> 华章出版社> 正文

带你读《PDN设计之电源完整性: 高速数字产品的鲁棒和高效设计》之三:低阻抗测量

简介: 基于本书关注的重点,作者阐述了瞬时电流和PDN电压噪声之间的关系。作者引入了瞬时电流的概念,并讨论了该电流对电压响应的影响,并提供几个特定情况下的瞬时电流波形来加以说明和验证。这些知识能够帮助读者理解PDN的阻抗曲线,以及与特定电流模型之间的相互作用,并可以获得其相应的电压响应。

点击查看第一章
点击查看第二章

第3章

低阻抗测量

3.1 关注低阻抗测量的原因

设计一个强大的配电网络实际上就是设计一个能通过较宽频率的目标阻抗曲线,其范围从直流到最高频率信号的带宽。在不同的应用程序中,目标阻抗的值在一些应用中或许高于1Ω,也可能低于1mΩ。
仿真是每个PDN单元和整个生态系统设计分析过程中的关键部分。系统组件的测量与模拟的相关性同样重要。
测量不仅可以验证制造的组件是否符合性能规格要求,还可以验证仿真工具的准确性以及将物理设计转换为仿真环境的过程。测量是最终的测试,使整个PDN生态学可最大限度地达到目标阻抗。如果不是,那么测量可以成为加快调试过程的重要工具。我们面临的挑战是如何测量低至1mΩ结构的阻抗和频率高达1GHz的低阻抗。

3.2 基于V/I阻抗定义的测量

双端口器件阻抗的基本定义是其两端电压与通过它的电流之比。这是电路仿真中阻抗分析仪的基础,用于测量低频组件的阻抗。
提示
阻抗的一个基本定义基于流过被测设备(DUT)的电压和电流的比值。 这只是阻抗的一个定义,下一节介绍另一个。
原则上,我们在被测设备(DUT)的一个频率上施加正弦波电压,并测量流过它的电流的幅度和相位,如图3-1所示。
阻抗计算:
image.png
式中,Z(f)是DUT的阻抗;V(f)是其上测量的电压,为复电压;I(f)是通过DUT上的电流,为复电流。
这是许多低端阻抗分析仪的测量基础。正弦波电压源驱动通过DUT的信号,并测量通过它的电流。DUT上的电压与流过它的电流之比与相位一起是DUT的阻抗。

image.png

这种方法具有基于最高实际频率的频率上限,以直接测量流过DUT的电流。当频率高于100 MHz时,根据阻抗的另一个定义测量阻抗通常有更高的性价比。

3.3 基于信号反射的阻抗测量

阻抗的另一个完全不同的定义利用了在界面反射的传播波的重要性质。该定义基于信号完整性的最基本原则之一,即信号是动态的,它既是传播的电压波也是电流环路。并且它们沿着特定方向向下传播。
在构成传输线(包括信号和返回路径)的两个导体上施加电压后,电压差在导体周围的材料中以电磁传播的速度沿着传输线向下传播。除了电压波头以外,还存在与其相关联的具有两个方向的传播电流波头。
提示
在信号完整性中最重要的原则为信号是动态的,并不断地沿传输线传播。该信号是信号和返回导体之间的电压差。电流以传播方向和循环方向作为电流环波头向前传播。
电流波头与电压向相同方向传播并具有循环方向。从左向右传播的正电压信号是在信号和返回路径之间流动的电流环路,其从左向右传播并沿顺时针方向循环。负电压信号是从左向右传播的电流波,从返回信号导体到回路间沿着逆时针方向循环。图3-2说明了这一点。

image.png

随着这个波的传播,它对每一步的瞬时阻抗做出反应。如果瞬时阻抗恒定,则电压和电流波形的传播不会失真。如果瞬时阻抗因任何原因而改变,则会产生反射波,并且发射波会失真。
提示
所有信号都是动态的,并始终在介质中以光速传播到传输线上。只要遇到瞬时阻抗的变化,它就会反射出来。这个概念是第二种测量阻抗方法的基础。
图3-3给出了两个不同互连结构的简单例子,每个具有不同的瞬时阻抗。当从左到右传播的信号到达接口时,会看到瞬时阻抗的变化。反射信号从右到左传播并返回到源。这是一个动态过程。

image.png

反射信号与入射信号和接口两侧的阻抗有关。定义两个区域的阻抗为V/I,并根据接口处的边界条件,得出反射系数:
image.png
式中,ρ是反射系数;Vi是在1侧从左向右传播的入射电压;Vr是在1侧从右向左传播的入射电压;Z1是区域1中的瞬时阻抗;Z2是区域2中的瞬时阻抗。
这种关系适用于时域和频域。在时域中,传播波波头的每个部分在任何时刻的电压都服从这种关系。
在频域中,所有信号都是正弦波,每个正弦波都有一个频率、幅度和相位。频域中的电压信号用复数进行描述。这意味着电压比、反射系数和阻抗都是复数。
如果源阻抗Z1是众所周知的,则可以利用反射系数计算引起反射的第二阻抗(Z2)。重新排列公式后,进行代数运算,可以得出第二个阻抗为:
image.png
式中,ρ是反射系数;Z1是区域1中的瞬时阻抗;Z2是区域2中的瞬时阻抗。
如果源阻抗为50Ω,并且传播波从其端点反射,则从反射系数中可提取出任何两端DUT的输入阻抗为:
image.png
该关系代表了定义阻抗的一种反射方法,它与电压和电流比值不同但相等。阻抗是被测设备的“输入”阻抗。如果DUT是简单的分立元件(例如理想的电阻或电容器),那么输入阻抗就是元件的阻抗。
提示
在频域中,基于反射信号的阻抗是朝向DUT看的总集成输入阻抗,其取决于沿着整个分布式互连结构的阻抗分布的复杂方式。

image.png

如果DUT是扩展对象(例如图3-4所示的固定装置末端的理想电阻),则存在入射信号反射到固定装置前部的可能。信号通过固定装置传播到实际的被测设备中,并在每个不连续处反复多次反弹。
当入射信号是单个正弦波时,反射信号是来自每个接口的每个反射正弦波的组合,包括来回的所有多个反弹。传播回源的净反射信号是每个正弦波的和,每个正弦波具有不同的幅度和相位,但全部具有相同的频率,如图3-5所示。

image.png

值得注意的是,当一组具有相同频率但具有任意幅度和相位的正弦波相加时,所得到的波形也是具有相同频率的正弦波。从50Ω源阻抗看,反射的正弦波幅度和相位具有DUT的总集成阻抗的信息。这种输入阻抗的替代定义比V/I的比值更一般化,并且是适用于所有结构包括极高频率的测量技术的基础。
提示
DUT输入阻抗的另一个定义是基于从DUT反射的已知阻抗上的电压大小。反射系数是一个复数,是在每个频率下整个DUT的总集成输入阻抗的度量。
我们通过发送一个正在传播的正弦波信号到被测设备(其阻抗控制良好)来测量被测设备的输入阻抗,并测量反射的正弦波的振幅和相位。从已知的源阻抗和测量的反射系数中,我们能提取出DUT的阻抗。该输入阻抗是从连接正面看的总输入阻抗,包括任何固定装置加上DUT。
执行这种测量的常规仪器是矢量网络分析(VNA)。

3.4 用VNA测量阻抗

矢量网络分析仪中的矢量是指仪器测量波的相位和幅度的特征。要想做到这一点,它必须分离出入射和反射信号,二者在相同的互连结构中传播,尽管方向相反。
网络分析仪的源阻抗一般是50Ω。通常在连接它的同轴电缆末端进行校准。VNA已经使用了50多年,并且已经制定了详细的形式来描述它们的测量标准。
VNA和DUT之间的连接被称为端口。VNA的电子线路将正弦波发送到每个端口,同时测量从DUT返回到VNA端口的任何正弦波。 DUT所能看到的每个端口阻抗都被校准为50Ω,这包括源端接和精密的同轴电缆。
只需要测量两个相邻导体之间的电压就能够区分进出VNA的波形与普通示波器的不同。但它不能区分测量电压的传播方向。图3-6显示了在一个正常运行的电路板上,信号和返回导体之间的测量电压。板上端子之间的瞬时电压快照没有关于信号在互连传播方向上的信息。

image.png

如果培训仅是让你作为一名工程师并使用示波器来查看信号,那么你将会一直无法看到电压真正在传导。许多示波器信号是在相反方向上传播的两个波的组合,并且同时测量为探测位置处的总电压。如果探测点位于互连位置的中间,则尤其如此。
提示
示波器只能测量信号和返回路径之间的总电压,而不是信号传播的方向。必须使用进一步的分析来解释示波器上的电压信号,并且将互连中各个方向上传播的信号进行分类。
VNA被设计为测量每个端口在两个方向上传播的波的幅度和相位。
正弦波可以从任何VNA端口出来。正弦波的一部分进入DUT,而另一部分散射出DUT传播回到源。VNA测量从VNA出来进入DUT的入射波和从DUT传回的散射波。从DUT散射回来的正弦波与进入DUT的波的比值称为散射参数,简称S参数。图3-7显示了VNA一个端口的示意图。这也是用来模拟VNA测量的SPICE电路。

image.png

在这个电路中,信号源产生一个正弦波。这个电压通过一个精确的50Ω电阻传输到精确的50Ω同轴电缆上。我们确切知道传播到50Ω电缆的入射电压。它正好是正弦波源电压的一半,因为它基于50Ω电阻和50Ω传输线的分压器。
在实际中,我们通过测量图3-7所示电路中另一个分压器上的电压Vref来间接测量这个入射电压。该电压与传播出VNA的入射电压完全相同,它从端口1输出至传输线中。这是入射到DUT的波形。
由于与端口的50Ω源阻抗相比DUT的阻抗会发生变化,所以净反射波传播回VNA。这个单一的净波(可能是多个传回VNA的正弦波的叠加)将通过标记为Vtotal的内部测量点。我们用精密复杂的电压表测量此点总电压的幅度和相位。
像任何示波器一样,在同一个同轴电缆中,这个位置的电压表不能将从左到右传播的反射电压波与从右向左传播的入射电压波分开。只能测量总电压,总电压是Vincident + Vreflected的总和。由于Vincident是在纯电阻分压器中独立测量的,所以我们可以很容易地从以下公式中提取出反射电压:
image.png
传播到VNA端口1的任何反射波都将被50Ω源电阻端所截止,永远不会回到DUT。
我们根据测量的Vtotal和Vref计算反射系数,它相当于Vincident。因为两个波的相位也被测量了,所以反射系数是复数。
DUT的S参数由从每个DUT端口出来的正弦波与进入每个DUT端口的正弦波比值组合而组成。为了跟踪DUT端口中出入信号的所有组合,每个端口都标有一个索引号,S参数的下标用来标识出端口和入端口。
S参数的定义是:
image.png
反射系数S11是端口1的反射信号与端口1的入射信号的比值。该参数通常被称为回波损耗。插入损耗是从DUT端口2出来的正弦波与进入DUT端口1的正弦波比值的幅度。插入损耗是S21的幅度大小,通常以dB为单位。
提示
S参数已成为描述互连结构高频特性的实际标准。因此在理解S参数上所花费的努力是值得的。
在S参数的表示形式中,S11与反射系数完全相同。由于VNA端口的源阻抗为50Ω,所以反射S参数中S11与DUT输入阻抗相关,为:
image.png
我们将上式重新排列后,基于反射信号的定义,DUT的输入阻抗为:
image.png
这是测量任何DUT阻抗的基础,其频率可高达50 GHz。一个代数变换可将测得的复数S11转换成复数阻抗。
提示
被测设备(DUT)输入阻抗的另一个定义基于S11。没有使用假设或模型将设备的S11转换为输入阻抗,它只是一个复数代数。这个定义完全等同于频域中阻抗的定义V/I。 它只是开创了测量阻抗的新方法。

3.5 示例:测量DIP中两条引线的阻抗

为了展示如何使用VNA测量阻抗,我们将一个老式的陶瓷DIP(双列直插式封装)焊接到一个SMA(子母版A)连接器上,作为与VNA连接的夹具。测试结构如图3-8所示。我们选择了两条相邻的引线作为信号和回路连接。

image.png

VNA将正弦波发送到一对引线中。它测量通过VNA阶跃的每个频率上反射的正弦波。在每个VNA频率下测量S参数中的S11。图3-9显示了利用这个DUT测得的S11。封装的键合架是开放的,引脚没有连接到测量的任何东西。能看到SMA连接器的输入阻抗最初是在低频下测量的。

image.png

我们将在整个测量范围(10MHz~1GHz)内测出S11的值并逐频率地转换为使用复数代数的输入阻抗。我们从中可计算输入阻抗:
image.png
式中,ZDUT(f)是每个频率下DUT的复数输入阻抗;S11(f)是每个频率下测量的S参数。
我们可以在任何SPICE仿真工具甚至Excel中执行这些运算。图3-10显示了测得的S11与转换后输入阻抗之间的比较。

image.png

请注意,每个频率上提取的阻抗幅度和相位与S11在相同频率下的幅度和相位直接相关,但是关系非常复杂。以S11的相位为例,预测输入阻抗的相位非常困难。请注意,因为S11的大小实际上恒定为0dB,所以在S11的相位中确实包含所有的阻抗信息。
提示
即使回波损耗和阻抗都是复数且每个都有一个幅度和相位,回波损耗的相位和阻抗的相位也并不相同。阻抗的相位是由每个频率处回波损耗的大小和相位的复杂组合而引起的。不要混淆S11的相位和阻抗的相位。
每当我们想查看频率图上的阻抗时,通过在对数对数坐标(log-log scale)上绘制阻抗和频率,解释数据几乎总是更容易。在对数坐标中,理想电容器的阻抗是斜率为-1的直线,理想电感器是斜率为+1的直线。
对数对数坐标上一目了然地显示了电容和电感的性质。图3-11显示了测量出的阻抗,对数对数坐标(log-log scale)上显示幅度,线性对数坐标(linear-log plot)上显示相位。

image.png

很明显,在这个阻抗图中,封装引线在低频时看起来是容性的,然而在800MHz左右时看起来是感性的。这种初始行为提供了如何在低频下将封装引线建模为简单电容器的线索。在QUCS或Keysight高级设计系统(ADS)等仿真环境中,我们可以将测得的阻抗数据与通过简单模型预测的阻抗进行比较。最简单的模型是理想电容器。图3-12将测得的阻抗与4.8 pF电容的模拟阻抗进行比较。

image.png

使用VNA我们可以从回波损耗中测量出任何DUT的阻抗,并将其带入仿真环境进行进一步分析。利用测量的DUT S参数和拟合理想的基于电路拓扑结构的模型来提取模型参数的过程有时被称为基于测量的建模。有时也被称为黑客连接。
实际上,我们正在研究一个可扩展的模型来描述互连的测量结果,在其中我们可以修改或“劈开”它探索假设问题。这是识别互连行为根本原因的强大技术。

3.6 示例:测量小导线回路的阻抗

我们可以使用VNA技术来测量任何DUT对各种元件的高频阻抗。图3-13显示了一个直径约为1in(1in=0.0254m)的小导线回路,用单端口VNA来测量,同时测得S11的幅度和相位。导线回路连接在VNA端口的信号和参考端子之间。在此测量中,两个连接器中的一个连接到VNA端口。

image.png

利用回波损耗定义的阻抗,我们可以提取出这个导线回路的测量阻抗。作为一名工程师,牢记博加丁法则第9条是很重要的。
提示
要永远记住博加丁法则第9条:“永远不要在没有事先预测结果的情况下进行测量或模拟。如果你发现了一些意想不到的东西,那么这不是直觉错误,就是你所建立的测量或模拟方式是错误的。不管怎样,调查两者的差异将是非常重要的。另一方面,如果已看到所期望的结果,那么你就会有一种温暖的感觉,因为你知道你正在开始了解真实的世界。它是一个重要的信心构建者。”
在将测量的回波损耗转换成阻抗之前,要对将发生的结果做出预期。我们希望这个环路在低频时看起来像一个电感。在物理尺寸大约为波长1/10的频率处,分解模型。对于大约1in直径的环,其周长约为3in,在1/10波长时的频率为:
image.png
在400MHz以下频率时,这个环路的阻抗看起来像一个电感。阻抗从低到高进行变化,并且随着频率的增加而增加。同样,电阻应该是非常小的,可能由于趋肤深度而使频率略微增加。图3-14所示为从铜回路的回波损耗中提取的测量阻抗。

image.png

image.png

测得的阻抗看起来像是理想的电感。如果我们假设这个结构的模型是一个理想电阻串联一个理想电感,那么我们可以预测阻抗为:
image.png
式中,Z是DUT的阻抗;R是铜环的串联电阻;ω是2πf;L是回路电感。
我们从阻抗的实部和虚部分别提取每个频率下的R和L值。
image.png
使用简单的代数关系从每个频率的测量阻抗中提取出这些项。图3-15显示了这个铜回路中R和L的值。
当频率高于400MHz时,我们发现电感开始急剧增加,这正如我们对分布式效应的预期。当我们看到这个数据时,立即想到3个问题:
1)这个电感量多少是由环路引起的?多少是由未校准的SMA夹具产生的呢?
2)由于趋肤深度效应,电阻是否随频率增加?
3)为什么数据噪声低于0.1Ω?
虽然单端口VNA是在高频测量DUT阻抗的有力工具,但它在测量低阻抗时有一定的局限性,并引出一些技术问题。

3.7 低频下VNA阻抗测量的局限性

使用VNA测量低阻抗的第一个实际问题与反射信号的信噪比有关。如果DUT的阻抗是1Ω,则S11的幅度为:
image.png
虽然这仅比-1大4%,但是对于典型的VNA来说,与-1进行区分是很容易的。假设DUT的输入阻抗是0.1,反射系数将是:
image.png
测量出反射信号系数为-0.996而不是-1是很难的,并且测试会对少量噪声敏感。以dB为单位时,这是-0.035 dB,是非常小的值,通常在校准过程的可重复性噪声限度内。即使如此,对于0.1Ω的电阻测量还是相当一致。当电阻低于0.1Ω时,S11的测量值消失。
第二个问题是夹具连接DUT的伪像。即使使用完美无损的传输线将VNA的校准端连接到DUT的末端,传输线夹具的相位延迟也会给测量的相位添加一个伪像,并使提取的阻抗失真。我们可以用一个简单的电路很容易地进行仿真,如图3-16所示。

image.png

image.png

在这个例子中,我们将传输线的长度从0增加到1in,增量为0.25in。理想的R为0.01Ω,理想的L为1nH。当由理想传输线模拟的长度固定增加时,S11会增加一个伪相位。这会影响阻抗的相位,并影响提取的电感和电阻。提取的电感随着夹具的长度而增加,并开始在高频端显示出频率依赖性。串联电阻也似乎对频率有依赖性。
单端口VNA测量不仅可以查看DUT,还可以查看夹具。提取的电感较高是由于传输线夹具中附加的串联电感造成的。
这意味着在进行单端口阻抗测量时,不可能将DUT的电感与测量出的总电感精确地分开。即使是几分之一英寸的短夹具也会覆盖掉低电感DUT测量值。如果能准确知道夹具的属性,则存在从夹具加上DUT的测量中“去嵌入”DUT的可能性。然而,夹具的贡献越大,去嵌入的过程就越困难。
这表明在使用单端口阻抗测量方法时,应使用最小长度的夹具,例如微探针,其针对探针尖进行校准。
图3-17给出了一个探测简单通孔结构焊盘的微探针示例。
VNA正好在探针末端被校准,有效地消除了测量中任何夹具的长度。虽然这大大减少了测量时的夹具伪影,但它引入了接触电阻。
单端口阻抗测量的第三个问题是探针的接触阻抗。探针与DUT的接触是“干”触点。对于金金触点,其在0.05Ω的范围内变化;对于氧化焊料或铜垫表面,变化可高达2Ω。
即使探针功能是在测量范围外校准的,探针尖端的变形或探测DUT时的微小变化也会影响已经校准的探针尖端的残留回路电感。
例如,小环路的典型电感约为20pH/mil(1mil=25.4×10-6m)。如果探针沿着焊盘变形或磨损仅为5mil,那么探针尖端的残留回路电感的改变将多达5mil×20pH/mil=100pH,这个值可能已经超过校准值。
对于大多数探针尖端来说,在最好的情况下,阻抗测量的本底噪声限制在大约0.05Ω和0.1nH之间。图3-18标出了这个阻抗范围。

image.png

探针接触阻抗的可重复性为单端口VNA阻抗测量设置了基准底板。在高于100 MHz时,这将电容测量范围限制<0.01μF,电感测量范围> 0.1 nH。这是PDN组件特征的重要限制,因为片上电容值可以达到0.001μF,通孔电感可以达到0.01nH。
这也是实验室物理单端口测量的一个限制。如果仅包含DUT而没有任何夹具,那么仿真的S11仍可用于提取DUT的输入阻抗,即使在阻抗很低时。
提示
单端口VNA测量结果可以转换为阻抗,但对于低于0.1Ω的阻抗,3个伪像(信噪比、夹具传输线相位和接触电阻)会导致错误的测量值。测量典型的PDN阻抗需要不同的技术。
进行PDN测量(通常是非常低的阻抗)需要不同的技术。双端口VNA技术源于四点开尔文低电阻测量方法,并突破了单端口VNA技术的限制。

3.8 四点开尔文电阻测量技术

只要两种金属进行干接触,就会产生接触电阻。任何两个金属表面之间的接口处都存在串联电阻。在没有氧化物或金属化合物的情况下,由于两个表面实际接触的区域非常小,因而产生接触电阻。电流通过这个狭窄的接触区域时,阻力增加。我们通常称这种阻力为收缩或扩散阻力。它随着实际接触面积的增加而减小,如接触压力增加时。在金金表面上,100g重量的金属,接触电阻约为20mΩ。
在氧化物存在时,这种接触电阻可以显著地超过100mΩ。在焊料为铝和铜等表面容易氧化的金属时,接触电阻可高达2Ω或更高。
当导体结构的电阻小于1Ω时,测量的串联电阻中接触电阻占主导地位。此方法最初由威廉·汤姆森(William Thomson)开发使用的,他是一位杰出的物理学家,于1907年去世,其职业生涯长达50多年。
汤普森是苏格兰格拉斯哥大学的自然哲学教授。他早期的成就之一是对第一条横跨大西洋电缆进行的分析,为此他发明了传输线的概念。他是第一个推导和介绍电报员方程的人。由于对大西洋电缆修理所做出的努力,他被授予爵士爵位并在早期被称为威廉·汤姆森爵士。
他是英国女王为上议院任命的第一位英国科学家,并以开尔文勋爵的头衔来纪念在其大学附近的河流。从此他被称为开尔文勋爵。 开尔文温标以他的名字来命名,以表彰他发现最低温度的可能极限。
在对电的其他研究中,他发明了一种简单的技术来克服接触电阻以测量金属导体的固有低电阻。
在传统的双线电阻测量中,电流源会通过与DUT接触的导线产生电流。可测得通过导线的电流I和导线上的电压降V。 DUT的阻抗按V/I的比值来计算。与DUT接触的两条串联导线是引线的串联接触电阻。这种方法通常被称为双线测量。
提示
在传统的双线电阻测量中,用于产生电流的两根引线同样也可用于测量电压。这意味着实际测量的是DUT的电阻加上串联的接触电阻。开尔文勋爵找到了解决这个问题的方法。
在开尔文勋爵的方法中,电压引线与电流引线分开,使其与DUT分别接触。四条引线连接到DUT。这种技术通常被称为四线或开尔文测量。通过器件的电流仍然是可测量的,并流过串联的接触电阻。在开尔文技术中,使用独立的引线测量DUT两端的电压。虽然在电压引线上也有接触电阻,但是电压表的阻抗通常很高,因此接触电阻不会影响电压测量。图3-19概括了这两种配置。

image.png

开尔文技术的本质是电流测量和电压测量分别使用独立的引线。这是测量直流低阻和高频低阻的基础。
提示为了避开接触电阻(或阻抗)效应,两根分开的引线来流过电流,另外两根引线测量电压。这可将DUT的阻抗与连接它的夹具阻抗分开。

3.9 双端口低阻抗测量技术

如本章前面所述,我们可以使用单端口网络分析仪来测量阻抗。尽管它是单端口,但实际上是两根导线连接到DUT的:信号导体和回路导体。这种技术对探针和夹具中的接触阻抗非常敏感,且仅在阻抗高于0.1Ω时准确测量。如果使用VNA的两个端口,则可能克服此限制。
在双端口技术中,一个端口将电流回路驱动到DUT中。这会在DUT上产生电压降。第二个端口测量DUT上产生的电压。 DUT需要两个独立的触点,以便两个探针不共用触点路径。图3-20展示了双端口技术。

image.png

从端口1上看,我们可以看到DUT的低阻抗与端口2的50Ω电阻并联。如果DUT的阻抗比端口2的阻抗低得多,则它会分流端口2的阻抗,这是PDN DUT测量时的常见情况。当端口1的入射信号遇到DUT时,其阻抗非常低,反射系数接近-1。
正向信号Vincident在电流回路中以顺时针方向循环接近DUT,向下传播到50Ω的电缆。入射电流回路的大小为Vincident/50Ω。负向信号Vreflected从DUT上返回,电流环路向端口1传播,也沿顺时针方向循环。反射信号电流环路的大小为Vreflected/50Ω。流过DUT的净电流是DUT上这两个电流回路的总和。
当DUT的阻抗很低时,反射系数接近-1。反射电压与入射电压的大小相同,但极性相反(180°的相位变化)。沿顺时针方向循环的反射电流环路与入射电流环路的幅度相同。通过DUT的净电流回路是入射电流回路和反射电流回路的总和,它们都以顺时针方向循环。当DUT的阻抗远低于50Ω时,DUT的电压基本下降到零,而通过DUT的净电流是入射电流的两倍。这是短路传输线的预期行为。
净电流在DUT上产生一个很小的电压,这个电压是由端口1流出电流两倍的阻抗时间来确定的。DUT上的这个小电压被发射到右侧传输线并传送到端口2,由端口2的接收器来测量它。S21的定义是DUT流出端口2的电压除以DUT流入端口1入射电压的比值。由式(3-16)得出:
image.png
值得注意的是,当DUT的阻抗非常低时,测得的S21就是DUT的阻抗除以25Ω。这基于50Ω的端口阻抗。测量S21使用的是DUT阻抗的直接测量方法。我们通过式(3-17)可简单地得到DUT的阻抗:
image.png
提示
在双端口测量中,当DUT的阻抗非常小时,DUT的阻抗大小与S21的值成正比。S21的相位与阻抗的相位相同。这是一个相当简单的关系。
请注意,S21表示复数,而不是dB。为了在以dB表示S21时可得到阻抗,我们首先将其转换为幅度,然后对其进行缩放。通过式(3-18)将以dB为单位的S21的幅度转换为阻抗:
image.png
例如,如果S21的测量值为-20dB,那么阻抗值为Z=25×10^(-20/20)=2.5Ω。当S21为-40dB时,阻抗为0.25Ω。当S21为-60dB时,阻抗为25mΩ。测量毫欧姆范围内的阻抗时需要使用VNA的全部动态范围。上述公式是一阶近似,如果S21大于约-20dB时则不应使用,因为这违反了DUT电阻应远低于50Ω的假设。
我们也可以用dB来表示阻抗,因为dB标度只是代表两个量比值的对数,这两个量代表功率。但这两个量带来了两个问题:“我们以什么作为参考值?”和“我们认为阻抗是电压还是电源?”
当以dB为单位表示阻抗时,它的表现类似于振幅或幅度,而不是一个功率,因为它直接与S参数中的一个成正比,S参数定义的是一个幅度。这意味着当以dB为单位将阻抗转换回阻抗(Ω)时,我们使用的因数是20而不是10:
image.png
式中,Z[dB]是以dB为单位的阻抗;Z[Ω]是以Ω为单位的阻抗。
按照惯例,当用dB表示阻抗时,用1Ω作为参考值。当使用1mW作为测量功率的参考尺度时,我们将单位定为dBm。同样,dBu是一个dB量级,与其他功率的参考值相比较,它为1μW。
同样,我们使用dBΩ单位来确定以dB为单位的欧姆值。使用这个方式肯定会减少混乱,但目前还没有采用这个惯例。相反,我们只以dB为单位来表示阻抗。
提示
如果要以dB为单位测量阻抗时将混乱最小化,那么请将单位视为dBΩ,并记住阻抗表现为幅度。
例如,0dB的阻抗是1Ω、-20dB的阻抗是0.1Ω、-60dB的阻抗是1mΩ。
当以dB为单位描述S21且应用一阶近似时,以dB为单位描述的DUT阻抗大约为:
image.png
其中,28dB=20×log(25Ω)。
如果测得的S21为-40dB,则以dB为单位的阻抗值为28dB-40dB=-12dB。阻抗值为10^(-12dB/20)=0.25Ω。
如果测得的S21是-60dB,则以dB为单位的阻抗值是28dB-60dB=-32dB。阻抗值为10^(-32dB/20)=0.025Ω。
回到关于阻抗和S21的讨论,公式Z=25Ω×S21是基于DUT阻抗非常低这个假设的。当没有这个假设时,一般情况下它可用更多的代数关系推导出来并适用于任何DUT阻抗。图3-21所示为阻抗提取电路。实际上它是具有连接到DUT的零长度传输线的VNA。

image.png

图3-21给出了矢量网络分析仪上两个端口的集总等效电路模型,这两个端口跨接在待测器件的终端。因为它是一个集总电路模型,所以没有传播波,只在每个节点上有电压和电流。
在这个电路中,我们根据电源的电压和DUT的阻抗来计算在端口2处测量的电压V2。这是一个简单的电路理论。在端口2测量的电压为:
image.png
图3-22VNA的端口1的内部示意图,它显示了端口1入射到DUT的电压是如何与源电压、内部源阻抗以及从源到DUT的传输线相关联的。同样,在端口1处也有来自DUT的反射波。这两种波都在端口1内部的传输线中传播。它们的总和用端口1的内部电压表来测量,记为Vtotal
在端口2处测量的电压是根据DUT的阻抗建立的,我们可以将传输线效应考虑在内并将其转换为S21。S21是进入端口2的信号V2除以入射到DUT端口1的信号比值。为了确定入射到端口1的电压波,我们必须返回到描述波进出端口的VNA模型。
DUT的入射电压是从VNA的端口1输出到DUT的端口1间的电压。这可能是VNA电路分析中最令人困惑的一个方面。从端口1出来入射到DUT的实际电压与DUT的阻抗无关,仅取决于源电压和源串联电阻的分压器以及VNA的内部传输线。如图3-22所示。

image.png

从左到右传输到DUT的入射电压是源电压通过源电阻和传输线阻抗间分压器的结果。具有零传输线长度的集总元件电路和VNA端口电路的区别在于,传输线能够使能源电压和源阻抗引起的入射波。到DUT的入射电压是:
image.png
使用这种关系将源电压转换成入射电压,计算V2的式(3-21)为:
image.png
读者可能会发现,通过检查几个DUT阻抗(包括零、25Ω和无限阻抗)的解决方案,可以验证V2电压对于集总元件和传输线电路表示是否是正确的。
S21的定义是S21=V2/Vincident。这种关系转换为:
image.png
经过重新排列后,DUT的阻抗与S21的测量值关系式表示为:
image.png
这是一个确切的关系式并对DUT的任何阻抗值都是有效的。当DUT阻抗非常小时,S21非常小,并减小到先前的近似值ZDUT=25Ω×S21。
注意事项:当DUT阻抗变得非常大时,S21的测量会遇到数值问题,类似于阻抗变得非常小时S11的测量。测量低频小电容或高频大电感时也会有这种情况。对于PDN测量,我们最关心的是阻抗与25Ω相比是否非常小。
请注意,S21是复数,因此DUT阻抗也是复数。在这个表达式中一切都按复数代数来计算。
提示
在双端口开尔文VNA测量中,器件的阻抗与被测量的S21有一个简单关系,在整个阻抗从高到低的变化范围内它都是准确有效的。一定要记住,S21和阻抗都是复数,每一个都随频率而变化。
这种简单的关系是求解开尔文四线技术的关键,以测量在频率大于1GHz时低于1mΩ的阻抗[3]。通过设置更高功率、平均值和窄通带滤波器的VNA,S21中的噪声基底可以达到-90dB。这对应于阻抗:
image.png
当使用这种关系式时,你可以使用任何双端口VNA来测量低阻抗。只需注意连接到DUT的端口,并避免3.11节中描述的重要的测量伪像。

3.10 示例:测量直径为1in的铜环阻抗

在3.6节的例子中,我们还配置了用单端口VNA测量的1in直径的铜回路,用于双端口测量。将SMA连接器连接到回路的两端,将两个SMA的信号引脚连接到回路的一端,将两个SMA的回路引脚连接到回路的另一端。在与单端口测量相同的频率范围内进行了双端口测量。图3-23显示了DUT及其双端口测量结果。

image.png

在S11测量值中确切的信息很少,因为它是低阻抗DUT的单端口测量位。S21项有关于DUT阻抗的准确信息。使用式(3-25),我们将测得的S21转换成DUT的阻抗。图3-24显示了测得的S21和计算出的阻抗,均以对数对数坐标绘制。

image.png

提取出的阻抗不基于任何假设、模型或拟合。它是从S21的双端口测量值中直接计算出来的。当此阻抗低于1Ω时,S21的幅度和相位与阻抗之间存在一种常见的模式。在这个低电阻范围内,DUT阻抗约为25Ω×S21。这种简单的关系式在电阻大于10Ω时失效。
在对数对数坐标中,以线性方式增长的阻抗表示串联的电感。我们现在为DUT假设一个简单的串联RL模型,将阻抗的实部作为电阻R并将阻抗的虚部作为与电感L相关的项。图3-25显示了使用简单的串联RL电路解释阻抗时,提取出的R和L的值。

image.png

从双端口测量中提取的R值和L值如何与从单端口测量中提取的R值和L值相匹配?为了进行比较,第二个端口需要断开连接,而不是通过有50Ω负载的端口来加载。图3-26中将提取的单端口和双端口测量的R和L值进行叠加。

image.png

与单端口测量相比,从双端口测量中提取出的电感值较低。这是因为在单端口测量的电感中有短SMA夹具的串联电感所做出的贡献。电感中的5nH差异是SMA夹具的串联电感。
提示
短SMA连接器的电感会使单端口和双端口测量时提取出的电感产生显著差异。这种夹具效应在双端口技术中被消除,但是要考虑在双端口技术中存在的另一个微妙的因素。
单端口和双端口测量时提取的电阻也略有不同。在频率较低的情况下,当电阻很小时,单端口测量会产生更多的噪声。在频率为10MHz时双端口电阻约为8mΩ。在这两种情况下,串联电阻随频率而增加。这是趋肤深度还是其他效果的表现?我们在下一节回答这个重要的问题。

3.11 夹具伪像说明

解释任何来自DUT测量数据的一个重要方法是建立包括预期效应的等效电路模型并将仿真模型的预测结果与测量结果进行比较。这就是“黑客行为”的过程。测量行为与仿真模型之间的良好一致性可以使人相信行为与模型是一致的。
即使测量和模拟响应之间存在极好的一致性,唯一准确的结论也仅是该模型与测量结果一致。良好的一致性不能证明这个模型是对现实情况的正确解释,它们只是一致的。现实中总是会持续有另一个并具有相同频率依赖性的影响。
提示
模型预测值和测量之间的良好一致性不能证明模型是正确的,只能说明它与真实的DUT是一致的。你永远不可能做太多的一致性检查。通过的测试越多,我们对于模型就代表了DUT中“引擎盖下”发生的事情的信心越高。

image.png

除了趋肤深度效应之外,阻力随频率增加的另一个解释是:简单串联的RL模型对于测量的事物是不完整的。我们用单个RL电路来解释导线回路。从这个模型中,我们解释了关于R和L值的双端口阻抗测量。虽然这是一个很好的近似,但我们还可以改进模型。一种改进是将它们建模为短传输线来在每个端口上添加SMA效应。
二阶模型在RL电路的任意一侧添加相同均匀的无损传输线以连接VNA的端口。从VNA的参考平面到DUT的互连结构通常称为夹具。图3-27显示了一阶RL电路元件模型和包括夹具在内的二阶模型。
这个二阶模型有4个参数:
R是导线回路的串联电阻,随频率改变;L是导线回路的回路电感,随频率改变;Z0是SMA馈线传输线夹具的特征阻抗;TD是SMA馈线传输线夹具的时间延迟。
夹具最重要的作用是在S21中引入比单个DUT更多的相移。这将提取出DUT阻抗的一部分虚部转换为实部,因为夹具的相位随着频率而增加。
一种优化夹具和DUT参数值的方法是改变这些参数,直到仿真模型和测量结果之间存在良好的一致性。这就是我们如何从测量中“破解”互连模型的过程。在低频时,夹具的传输线元件不会影响仿真模型,因此我们可以从低频响应中提取出DUT的R值和L值。
我们也可以提取SMA夹具的阻抗和TD。最初将特征阻抗近似为50Ω,并调整夹具的时间延迟,直到仿真模型的阻抗与测得的阻抗相匹配。在简单的手动过程中,二阶模型的参数被提取为最适合测量的数据。优化程序也可以更精确地执行提取过程。每个参数的最终值是:R=0.005Ω、L=23nH、Z0=50Ω、TD=42ps。
图3-28显示了在测量的双端口阻抗中提取的R值和L值与模型的预测值之间最终具有一致性。提取的R值和L值基于将测量或模拟的双端口S参数解释为简单的RL串联模型。

image.png

测得的阻抗和模拟阻抗之间的一致性非常好。一个简单的RL模型可能会预测到阻抗线性增加。我们可以看到,SMA上传输线夹具的引入解释了在600MHz左右(电阻和电容)的峰值和下降。
当SMA夹具的传输线模型被添加到模型中时,仿真的阻抗实部(我们天真地将其解释为回路的串联电阻)显示出强烈的频率依赖性。该模型使用了与频率绝对恒定的理想R元素。然而,传输线夹具的存在使得仿真的阻抗实部看起来与频率有关。
提示
DUT的夹具为S21的测量增加了一个相位,它将一部分虚阻抗转换为实阻抗,就好像串联电阻随频率增加一样。这是夹具的神奇之处,是这些低阻抗双端口阻抗测量中值得注意的主要伪像。
为什么短的SMA夹具引线显示为阻抗的实部并且随频率增加?此问题有一个简单的解释。每一端的传输线段都为S21增加负相移,S21随频率增加。由于阻抗和S21实际上是相同的,因此这相当于在阻抗上加上一个负相移。回路电感具有接近90°的相位,来自短传输线夹具的负相移将该相位移向零。这增加了阻抗的实部,我们错误地将其解释为阻抗元件。
随频率增加而增大的阻抗实部不是由电阻器产生的,而是由阻抗的相移产生的。因此不需要使用“趋肤深度”效应来解释随频率增加的阻抗实部。我们认识到,从双端口S参数中提取的阻抗实部不仅仅是R元件的贡献,还有包括R元件在其中的整个电路的功能。
所有这些都需要测量结果和模拟阻抗之间达成良好的一致性,并且此模型为一个包含夹具的简单串联RL电路。如果在包含夹具模型之后,我们仍然没有达成一致性,那么我们可以加入一个小的并联电容来说明回路中从一半到另一半的耦合,特别是在更高的频率下。
在这个特定的环路例子中,仅需要一个简单的RL电路模型,直到频率约为300MHz时分布式效应开始。
提示
作为一般规则,从最简单的模型开始,根据需要构建复杂模型来匹配更高频率产生的效应,这总是一个好方法。令人惊讶的是,非常简单的模型是如何与实际结构的测量行为相匹配的,甚至在非常高的频率时。

image.png

3.12 示例:测量通孔的电感

我们构建了一个简单的测试工具,以提取在信号线和微带返回路径之间短路的总电感。图3-29显示了短路印制板的特写和结构图。
这个双层印制板有一个相互连接的50Ω微波传输带追踪连接着两个SMA连接器。一个50mil直径的洞钻在走线的中间,一条50mil直径的电线嵌入其中。它被焊接在顶级信号线和底部返回平面之间,以使信号线短路。这是我们将用双端口技术测量的通孔结构。这个微传输带和SMA充当与VNA相连的夹具。图3-30显示的是双端口S参数和转换阻抗。

image.png

用RL电路等简单模型来描绘这个通孔,我们可以根据R值和虚数部分来解释测量阻抗的实部从而近似得出L的值。我们可将阻抗值转换为R值和L值,如图3-31所示。

image.png

我们又可以看到了一个电感随着频率的下降而增加且电阻随着频率的增加而增加。这是真实的吗?正如前面提到的,我们可以使用一个更复杂的模型来解释基于频率的电阻和电感的下降,这个模型包括了夹具的模型。这与在3.6节和3.10节中使用的RL模型拓扑结构完全相同,只是使用了不同的参数值。为此,在均匀传输线的中间,与实测数据最一致的参数是R=0.0007、L= 0.28nH、Z0=50Ω、TD=210ps。
模拟测量和测量阻抗之间的一致性在整个带宽测量范围内的二阶模型中都是非常好的。图3-32显示了阻抗的实部和单个等效电感。

image.png

看起来像是依赖电感和电阻频率的通孔实际上是一个测量装置,它是由夹具的相移所引入的。对测量的解释必须包括通向DUT的夹具。当正确的测量方法从理想的传输线馈线到理想的L和r时,我们可以在完整的2GHz带宽中重现精确的测量数据。
分析物理结构的测量值,看看它们是否合理,这很有启发意义。从通孔的几何形状,我们可以估计直流电阻和总电感。
一个短柱的部分自感和直流串联电阻近似为
image.png
式中,R是串联电阻(Ω);ρ是铜的主要电阻率=0.7×10-6Ω·in;Len是通孔的长度 = 0.064in;r是通孔半径=0.025in;Ltotal是通孔的总电感(nH)。
由于通孔的返回路径相对较远,所以我们近似通孔的部分自感系数作为通孔的总电感。把这些值作为通孔的物理特性,直流串联电阻和总电感大约为:
image.png
从测量中提取的串联电阻约为0.7mΩ,这比预期的0.02mΩ高出35倍。这可能与VNA的本底噪声和一些趋肤深度的阻力有关。在10MHz的时候,铜的趋肤深度大约是0.8mil。现在电流流过的横截面不是几何面积,而是0.002in2(1in=0.0254m),但圆环周长乘以趋肤深度或2πr×0.0008in=0.00013in2。在10MHz时有0.002/0.00013约为15倍。这是提取的两倍。实际的电阻随着频率的平方根而增加,被夹具的伪像所掩盖,这导致了随频率的平方而明显增加的电阻。
通过估计直杆的局部自感系数,预测通孔的总电感值为0.29nH,这与0.28nH的提取值非常接近。我们看到这些测量值对于这个结构来说是合理的。
导线回路和通孔的例子都说明,虽然双端口能比单端口测量更小的阻抗,但在解释结果时仍然需要多留意。在高频情况下,连接DUT与SMA的夹具的相位变换的影响需要特别的注意。当对夹具进行简单建模后,是有可能分离出DUT和夹具的固有低阻抗特性的。
提示
尽管双端口消除了单端口测量的伪像,但是由于来自连接DUT到SMA连接器和VNA的夹具的相移,所以仍然需要对结果进行小心解释,特别是在高频的情况下。

3.13 示例:印制板上的小型 MLCC电容器

单独测量离散组件的性能通常是非常困难的。在DUT和VNA连接的SMA之间需要某种连接。在电容器的情况下,如果不知道它是如何安装到夹具上,那么是不可能测量电容器固有特性的。相同的电容器将会有完全不同的阻抗曲线,这取决于它所依附的夹具结构。考虑到这一限制,测量任何简单离散电容的阻抗曲线及其具体的安装电感是很容易的。
一个常用的夹具是一个从边缘输送进平面的四层印制板,在那里,SMA连接到电路板的中央区域,这里安装了分立的电容器。
X2Y衰减器就是一个这样印制板,是为双端口测量而设计的,配置了不同的安装垫。通过将电容器移动到不同的垫子上,我们可以很容易地测量不同电容器或不同电容器对阻抗的影响。图3-33显示了印制板和一个展示电容通孔和内部平面的横截面。

image.png

image.png

阻抗匹配简单RLC电路的曲线。事实上所有常用的电容都显示了这种简单的行为。通过在模型中调整R、L和C值,我们可以找到一个与测量值几乎相同的阻抗曲线的结合。
使用以下值后,能得到很好的近似,如图3-35所示。
R=0.01Ω
C=175nF
L=0.41nH

image.png

这个简单的模型能够很好地描述这个真实的组件,这是非常值得注意的。但是,这个模型最大只能匹配大约400MHz的度量响应。正如我们以前看到的那样,夹具的有限尺寸开始在高频率下起作用,并且它必须包含在模型中。在每一端夹具最简单的模型是一条短均匀的传输线。
提示
值得注意的是,以各种方式安装在电路板上的实际电容的测量阻抗曲线与一个简单的RLC电路在非常高的频率时很匹配。复杂的结构可以有简单的模型。
在这个电容固定板上,从SMA的起始端到板中心(电容安于此处)的连接长度在每一边大约都是0.7in。再次,选择简单的传输线来表示夹具。长度被硬编码到传输线模型中,将特征阻抗作为唯一参数来匹配测量数据。经过几次试验后,发现3.5Ω得到了很好的一致性。这是一个合理的值,因为SMA和电容之间的连接是一个宽的平面。
当在RLC模型的任何一端添加传输线夹具模型时,我们看到图3-36所示的结果是非常好的。

image.png

这个简单的RLC串联电路描述电容器和两种均匀的传输线,以便描述电容器夹具具有非常好的近似。评价测量和模拟阻抗之间的剩余差异是电容器的一个真实特性,还是与这个简单模型没有考虑到的夹具寄生有关,这是很困难的。这就是为什么你应该不断设计夹具,以便在测量中引入尽可能少的伪像。
提示
由于夹具长度引入的伪像影响了提取阻抗的实部,所以要设计尽可能短的夹具,并且使传输线电阻尽可能接近50Ω。
存在这样一种可能性:当工作频率从40MHz增加到800MHz时,电容器阻抗的实部反映了它的真实特征,这可能与陶瓷的耗散因子、高频时电容板的数量、电容器的串联电阻和连接的导体有关。这些特性不包括在简单的RLC模型中。
从模型中提取电容值是电容器的大容量电容。这个基准为220nF。提取值为175nF。这大约降低了25%,是预料之中的。
提取的电阻是0.01Ω。这通常被称为等效串联电阻(ESR)。ESR是电容器的一个重要特性,它在阻尼并联谐振中起着主导作用。
L=0.41nH这个值被称为等效串联电感(ESL)。它不是电容的固有值,而是与其如何安装到印制板上有关。它是电容器中最重要的设计术语,因为它从根本上限制了PDN所需要的电容器的最小数量。将电容器集成到某个系统的目的是设计尽可能低的ESL。在这种情况下,ESL的相对较低值是由X2Y电容的特殊设计而造成的,这使得安装电感值很小和通孔和焊盘几乎是内置在测试板上的。
根据电容器的安装方式,我们可以测量ESL的任意值,这取决于它是如何安装到印制板上的,电容器下的电路板的层叠形式,以及在电容器和端口位置之间有多少分散电感存在。它不是电容的固有特性。
我们可以利用双端口技术来探索不同的电容安装技术,并通过经验来确定总安装电感。例如,图3-37显示了两个类似电容器的测量阻抗曲线,这些电容器安装在一个多层固定板上不同轨迹长度的表面上。在这两个例子中ESL为0.2nH和0.9nH。

image.png

高频端的阻抗显示了在两种不同安装技术下ESL的巨大差异。在接近通孔焊盘的安装中,从测量中提取的ESL是0.2nH。当表面的轨迹只有20mil长的时候,把电容垫连接到通孔中,ESL就会显著增加到0.9nH。这个例子说明了电容设计的小细节对实现低ESL是多么重要的。
提示
利用这些低阻抗测量技术,我们可以测量电容的安装电感。值得注意的是,细微的差别对安装电感有很大的影响。

3.14 高级主题: 测量片上电容

测量低阻抗的双端口方法不局限于非常低的阻抗。该方法也适合测量与片上电容阻抗相关的大动态范围,这是PDN最重要的属性之一。
本节使用3种构造对片上电容介绍了双端口测量:仅从碰撞角度,从单个成对封装球的角度,以及从两对封装球的角度。在每一种情况下,我们必须解释测量方法以包括测量装置中一些未校准的扩展。通过对两个端口使用两个不同的球或碰撞对,我们可以对DUT进行更深入的测量,并消除一些与真正想测量的设备串联的阻抗。然而,双球对的测量有时会因插入损耗或超跳效应而降低。我们从探索只有碰撞开始。

image.png

图3-38演示了从C4碰撞中探测片上Vdd和Vss轨道的测量配置。该芯片由VNA进行偏置,两个探针点相对较近。VNA被校准到微探针的尖端。这些小技巧的剩余、未校正或不可复制的电路元件可以粗略地近似为一个传输线元件,其阻抗为50Ω,而TD大约为1ps。这与大约10mil的尖端位置和变形有关。
我们用从300kHz到3MHz的VNA测量双端口的S参数。在S21中,我们应用下式提取阻抗:
image.png
图3-39显示了S21 的测量和ZDUT的计算。

image.png

用两种方法将阻抗提取到芯片焊点上。首先,我们在一个简单的RLC电路模型上进行仿真。RLC参数被优化以适应测量的S21数据。选择电器值来匹配低频阻抗。调整电阻值以与最低阻抗周围的性能匹配,并调整电感值以匹配高频阻抗。图3-40将测量阻抗与RLC模型中的模拟阻抗进行了比较,这里使用了最佳拟合值。

image.png

值得注意的是,如此简单的模型与片上的PDN测量阻抗曲线匹配得很好。通过仿真模型,对该芯片和电源轨进行了81.5nF的电容提取。电感的极低值只有2pH,这与从接地输电网向片上电容的极低的扩散电感有关。这是在片上和小尺寸间Vdd和Vss网格的一个显著优点。
另一种提取阻抗曲线的方法是,假设有一个RLC串联拓扑结构,并利用阻抗的虚部计算C和L值。阻抗的实部为R,在每一个测量的频率点上,它对PDN阻抗给出了一个感性和阻性的估计。图3-41显示了用R、L、C提取值从S21测量中获得的转换阻抗。
提示
假设RLC电路拓扑结构,我们可以用两种方法来获得测量阻抗曲线。第一种方法涉及电路仿真和带有优化参数值的曲线拟合;第二种方法是将R作为阻抗的实部,C和L作为虚部,并在每个频率点进行计算。

image.png

C的最佳值是在模拟和曲线拟合时低频状态下所期望的81nF。C在40MHz以上开始变化。这是因为阻抗不再是由电容决定的,而是由电感决定的。
电感值在1MHz以上时达到2pH。这接近本测量的基底噪声。电感的频率变化是由于阻抗的虚部是大于L引起的。
电阻显示出对一些频率的依赖性。在低频时,这可能是由于二氧化硅绝缘材料的介质损耗或泄漏电流造成的。在高频时,电阻的轻微下降可能是夹具影响的。
在这两种方法中获得的70mV的电阻值都是由Vdd和Vss在芯片网格上的传播电阻以及片上电容的分流电阻进行组合得到的。图3-42展示了片上分布式电容和电阻固有的3D特性。

image.png

在这个例子中,大约在100MHz的情况下,阻抗呈现电阻性。造成这种特性的电阻元件在近似电路网络中被识别出。在高频时,与对应的并联电阻相比,分布式电容具有低阻抗,而相互碰撞的电路网络几乎是纯电阻性的。
当在两对焊点之间进行测量时,可以直接根据插入损耗的S21来解释传输阻抗。端口2的电压与端口1的50Ω源阻抗的电阻分压网络、电路网络的等效串联和并联电阻,以及端口2的50Ω阻抗有关。对于特定的探测焊点,电压分压网络导致从端口1到端口2的VNA信号衰减到-50dB。
如果端口2从端口1移动到更远的地方,那么在电源和接地网之间就会有更多的电导和串联电阻,这都会在2号端口中产生较低的电压和更大的衰减。传输阻抗的下降表现为较低的电阻。将转换阻抗和提取的等效电阻解释为对芯片网格的串联阻尼电阻是不正确的。它是并联和串联电阻组成的复合值。其值的本质是一个三维的平面效应。
这是一个普遍问题,通常发生在分布式结构双端口PDN测量中。我们必须使用两个端口和插入损耗S21来解释阻抗,因为一个端口和S11在高频的低阻抗测量中不能很好地工作。但是双端口测量实际上是插入损耗的测量并给出一个Z21值(这是一个传输阻抗)。在双端口测量中总会存在一定数量的衰减。这有时被称为空间衰减,不应被解释为低阻抗。在对分布式平面结构的所有PDN双端口测量的解释中,应考虑插入损失,它也称为互阻抗和空间衰减。
提示
对分布式结构传输阻抗的测量进行解释是很困难的,特别是当涉及串联和并联阻抗时。在没有使用三维分布模型将测量的传输阻抗与模拟传输阻抗进行匹配的情况下,只可能进行粗略的解释。
从PDN谐振的角度来看,这种等效的片上分布式电阻是很好的,因为它有助于在并联谐振中抑制峰值阻抗。然而,对于PDN谐振,由于封装金属层有更低的电阻所以这种电阻被缩小了。封装金属层通过在其表面分布的许多凸起连接到芯片上,并提供另一层互连层,以结合分布式的片上电容。
现在我们从“片上碰撞”移到“封装焊球”。当通过封装检测到芯片时,必须根据组合结构对阻抗进行解释。图3-43展示了通过封装探测芯片的两种方法。

image.png

当端口1和端口2的探针在封装上接触相同的球对,并观察到芯片时,封装焊球和初始的封装孔电感被包含在DUT中,并且是串联阻抗的一部分。当两对VNA的探针接触到两个不同的封装焊球时,一些封装PDN是通向芯片的阻抗路径的一部分,也被认为是夹具的未校准部分。DUT从封装动力平面开始,在那里,端口1和2第一次相遇。单球对的电感和电阻已经从测量中移除了。这很好,因为这样测量更接近于片上电容,但也需要详细的解释。
我们测量了双端口的S参数,以探测配置和计算阻抗。图3-44显示了在这两种情况下的测量阻抗。

image.png

在低频下,阻抗是由片上电容决定的,无论是从片上碰撞还是从封装球中测量,都是一样的。在高频时,从电感和电阻结构的角度对阻抗进行解释比较复杂。
从封装球中可以看到,高频阻抗与封装体和芯片的复合结构有关。封装平面具有较高的电感,但却有较低的电阻。芯片具有较低的电感,但具有较高的电阻,这与芯片的电力网有关。这个封装和芯片是并联的,因为PDN电流可以通过任意路径传递给电路负载和片上电容。由于探测器位置的不同而使其变得更加复杂。
这种复合结构在本质上是一种多层的三维平面互连网格,可以用3D场求解器来解释。然而,我们可以通过更细致地观察测量结果来了解得更多。
当探测器在相同的焊球对上时,阻抗对封装焊球和通孔的电感和电阻是敏感的。DUT到封装平面只有一个单一路径,而球对阻抗可能在高频测量中占据主导地位。
当探测器在不同的焊球对时,阻抗对单球对的敏感度较低,对多层平面复合结构更敏感。这两个球对从本质上来说是DUT的一个夹具,它现在从封装动力平面开始。正如在3.7节和3.11节中所演示的,该装置引入了测量的相位变化。对两个球对的端口及相对位置进行选择对测量结果有很大的影响。
根据阻抗曲线的形状,可以看到一个用于测量阻抗的简单的RLC电路模型,这并不令人惊讶。图3-45显示了探测相同球的情况,RLC模型之间的匹配,以及测量的阻抗。

image.png

低频的一致性是很好的。对于这个封装里特定的芯片,这条轨道的片上电容是79.5nF。这跟图3-41所示的更小但物理结构不同的芯片测量到的80.5nF电容很接近。
在自谐振频率附近使用24mΩ和0.28nH这两个值时,测量和模拟阻抗之间能得到很好的匹配。在大约100MHz的情况下,测量的电感随频率降低。这表明,简单的RLC模型可能不足以描述封装平面的低电阻,从而缩短了管芯栅极的较高电阻和较低电感。
更多的电流可能是通过芯片的低电感和高电阻产生的。或者可能是高频电流并没有像在串联谐振频率时那样去寻找低阻抗电容。当电流通过较少的互连以找到电容时,它通过较少的片上分流电阻。这两种效应都会导致ESR频率的增加。
假设有一个RLC电路模型,我们从测量阻抗的虚部中计算出等效的电容和电感值。阻抗的实部有关于阻抗部分的信息。图3-46显示了在每个频率点上测量阻抗的R、L和C值,以及具有最优参数的RLC电路的仿真结果。

image.png

从测量阻抗和模拟模型中提取的电容在低频时有很好的一致性。然而,从测量中提取的电感显示出频率的下降。这与随着频率下降的电感相一致,可能与芯片电感的分流或在芯片网格中较短的电流路径有关。
测量阻抗的实部显示了低频下的频率依赖性。这与绝缘体上的绝缘材料的介质损耗是一致的。
在相同的图上绘制优化电路模型中模拟的R、L和C元件,并附加了夹具模型来表示剩余未校正部分对探针的贡献。该装置被模拟为一个带有1ps电长度的传输线。这就说明了夹具在将阻抗虚部转换为实部的过程中所产生的影响。
在这个测量中,探针可以在大约1GHz的高频限制下为提取的电阻提供一个伪像。这个例子表明,从10MHz开始的电阻增加不是由夹具伪像产生的,而且电感和电容对夹具都不很敏感。
提示
通过对夹具引入一个短的传输线模型,我们可以估计出提取的R、L和C值的影响,以确定该夹具是否能够解释所观察到的特征。
这个简单的模型包括一个短的传输线作为夹具,它表明1GHz以上的电阻特性可能是由于微探针在负方向上移动相位而引起的。如果探测器的动作比校准时间短了2ps,那么电阻在1GHz时就会下降,正如它在测量阻抗中表现的那样。这可能是由于在校准和DUT测量环境之间探针尖摩擦的差异造成的。
在第二个封装测量中,探针接触不同的焊球。这消除了焊球的串联电感和进入封装电源和接地层的初始通孔以及一些封装扩散电感和电阻。这是更灵敏的测量被片上电源分配网的低电感、高电阻和分布式电容所分流的封装腔的方法。图3-47显示了与RLC电路的模拟阻抗相比,在每个频率点上计算出的阻抗值。

image.png

低频阻抗与片上的电容有关,无论它是从模具的碰撞还是通过封装来测量的。SRF与该频率上的片上电容和有效电感有关。当用一对封装焊球进行测量时,SRF的有效电感是0.28 nH。当用两对焊球进行测量时,有效电感是0.12nH。
0.16nH的差异来自焊球和封装平面的初始通孔,以及封装平面中一些扩散电感。我们通过观察从实部和虚部中提取的L和R来进一步了解电感和电阻,如图3-48所示。

image.png

从两对封装焊球中测量出的电感没有随频率发生太大的变化,这与从单个焊球对中探测的一样。虽然电阻更低,但频率增加了。
这与较低的电感相一致,但片上较高的电阻电源网则分流了封装腔。与在同一焊球对进行测量的探测值相比,探针点之间的距离增加了探测位置的电感和电阻之间的衰减。
每个探针通过焊球和通孔提供的电感值为160pH,在封装功率层中它充当附加的夹具电感。在图3-47和图3-48的仿真数据中,与夹具TD增加到2ps相比,PDN的总电感增加到100pH。这个2ps延时来自于实际夹具路径加上校准和待测件测量之间的探头尖端形状引起的不可再生残余。
这种夹具延迟微小值的影响使得阻抗的虚部增加了相位,并将其转换为实部,在高频限制下这会出现频率相关的电阻。这与1GHz以上的阻抗实部相匹配。这进一步说明了在1GHz以上任何阻抗的实部被夹具的伪像所掩盖,不能将其解释为实际的电阻。大约600MHz的故障可能是测量伪像。
分布式电容、低电感、高阻栅的芯片是多层复合结构,分流了封装的高电感和低阻值,而将精确的电流分布作为频率的函数,这使该结构变得复杂。
在低于100MHz的频率范围内,通常在片上电容和封装引线电感之间存在并联谐振,谐振回路的ESR可能被封装的低电阻所控制。在500MHz以上时,电流从片上电容中产生,在片上电路中所看到的ESR被更高的分布式电阻所控制。
这是很重要的,因为对于100MHz的谐振来说,没有多少阻尼存在,就像从碰撞中产生的阻力测量那样。芯片电路必须经过大量的串联和分流电阻才能达到支持开关动作的片上电容。
这些测量结果表明,在1GHz的情况下,准确表示的阻抗只能来自3D模型,这些模型考虑到芯片和封装之间的连接分布。这包括芯片的低电感和高阻抗、封装的高电感和低电阻,它们形成了一个分流的并联电路。
在图3-42中,我们演示了插入损失机制,也称为互阻抗和空间衰减。这种机制通过使阻抗看起来比实际的小,来降低了双端口测量。类似的情况是,当选择一个封装球来测量一个碰撞阵列的顶部时,这个阵列最终会进入到片上电容中。当我们将端口1和端口2进一步分开时,端口1注入的VNA功率在空间上会减弱,在端口2上接收到的信号量也更小。当涉及封装球的时候,我们有感应滤波、衰减以及电阻滤波。
在印制电路板的装配上,当两个端口在不同的位置被分得很远时,就会出现类似的情况。这一次衰减来自在两个端口之间安装的离散电容,而不是碰撞或者封装球下的片上电容。端口1的信号随着它在PCB空间上的进展而衰减,最终在端口2上被测量到。根据这种测量方法,有一种低阻抗或低电感的尝试,一些产品已经这样做了。但它实际上是一个与双端口测量有关的插入损耗。在这个人为低阻抗下,PDN不能提供电源或电压,它是测量的产物。
本节中,我们着重介绍了双端口测量的两个主要问题。我们在片上电容部分讨论过它们,它们确实是一般的问题,但在使用双端口测量时必须考虑的。
提示
双端口测量是一种插入损耗测量。未校准扩展的探测器提供了一个相变,这可以很容易地将DUT从一个真实的阻抗转换为一个虚拟的阻抗,反之亦然。同时,探针的空间衰减可以使阻抗测量人为地降低,而DUT似乎减少了电感或阻抗。
我们必须详细解释双端口的测量,以防止这两个问题的发生。

3.15 总结

1.对于阻抗,一个普遍认同的定义是,设备之间通过的电压与电流的比值。这是一个普遍定义,而且总是正确的。然而,这并不是唯一定义。

2.第二个同样正确的阻抗定义应用于频域,与从一个端口到DUT输入的正弦波反射系数有关。这个一般的定义适用于高频的离散和分布结构上。

3.基于反射系数的定义,用单端口VNA测量高频率下的阻抗。然而,这项技术的准确性仅限于在0.1Ω左右的阻抗。

4.值得注意的是,一些理想电路元件的简单模型可以组合在一起,以匹配真实物理结构的测量阻抗。这就使得对复杂系统的描述变得简单明了。

5.为了克服单端口 VNA测量的准确性和DUT阻抗限制,我们使用了双端口的VNA测量。这类似于开尔文四线检测,其中一个端口将电流引入DUT,另一个端口测量电压响应。我们可以用这种技术来测量非常低的阻抗。

6.设备的一阶阻抗是双端口测量中25Ω×S21,其中低阻抗DUT与端口1和端口2被分流。

7.在双端口低阻抗测量中要避免的一个重要的伪像是夹具的时间延迟所引入的相移。我们可以将其从测量中去嵌入,或者将其包含在用于DUT模型的电路拓扑中。

8.双端口测量的另一个重要的伪像是阻抗或电感,它看起来比实际的要小。这是因为双端口测量实际上是一个插入损耗测量。如果两个端口通过DUT时在空间上被分开,那么衰减可能会影响测量的解释。

9.我们可以利用双端口技术来测量离散电容的安装电感,并提取它们的电容、等效串联电阻和等效串联电感。

10.我们还可以使用双端口技术来测量片上电容。可以通过仿真得到RLC电路模型的提取阻抗,或者阻抗的虚部可以当作一个简单的LC模型,以及在每个测量频率点通过简单的代数方法从虚部中提取电容。

11.通过一个封装来解释片上双端口阻抗曲线是件棘手的事情,因为它依赖于封装和芯片电源网上的扩散阻抗、转换阻抗的分流特性。通过对组合电源分配网络的3D模拟来详细解释阻抗曲线是最好的。

参考文献

image.png

版权声明:本文内容由阿里云实名注册用户自发贡献,版权归原作者所有,阿里云开发者社区不拥有其著作权,亦不承担相应法律责任。具体规则请查看《阿里云开发者社区用户服务协议》和《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容,填写侵权投诉表单进行举报,一经查实,本社区将立刻删除涉嫌侵权内容。

分享:

华章出版社

官方博客
官网链接