HLS 2017.4 导出 RTL 报错:ERROR: [IMPL 213-28] Failed to generate IP.

简介: HLS 2017.4 导出 RTL 报错:ERROR: [IMPL 213-28] Failed to generate IP.

在使用 Vivado HLS 导出 RTL 的过程中产生如下错误:

  • 软件版本:Vivado HLS 2017.4
  • 系统环境:Windows 11 22H2

解决方案

官方解答

  • Xilinx 官方给出的解决方案——安装补丁:
  • https://support.xilinx.com/s/article/76960?language=en_US

下载补丁

安装补丁

  • 官方的说明是通过运行脚本文件来安装补丁:
  1. 下载 y2k22_patch-1.2.zip 文件;
  2. 将文件解压缩到软件安装根目录位置;
  3. 运行 patch.py 脚本文件

  • 最后得到正确的日志输出即安装成功

  • 不过笔者试了多次没有成功,查看脚本内容发现该脚本主要功能是对目录下一个 Tcl 文件做了一个 copy 的操作,将其拷贝到指定位置:

  • 查看官方给出的日志,可以猜到该脚本将这个 Tcl 文件复制到了哪个位置:

  • 我们直接复制这个 Tcl 文件:

  • 将这个文件粘贴到指定目录下:

  • 再次尝试,RTL 导出成功了:

更多内容

  • CSDN博客:@Hello阿尔法
  • 哔哩哔哩:@Hello阿尔法
  • 知乎:@Hello阿尔法


相关文章
|
机器学习/深度学习 算法 网络架构
【CVPR2017】AOD-Net:端到端的除雾网络(原理&实操)
【CVPR2017】AOD-Net:端到端的除雾网络(原理&实操)
3448 0
【CVPR2017】AOD-Net:端到端的除雾网络(原理&实操)
|
算法 异构计算
m基于FPGA的gardner环定时同步实现,含testbench测试程序
m基于FPGA的gardner环定时同步实现,含testbench测试程序
938 0
ZYNQ-AXI总线的信号接口要求以及时序关系
ZYNQ-AXI总线的信号接口要求以及时序关系
2630 0
ZYNQ-AXI总线的信号接口要求以及时序关系
|
计算机视觉 异构计算
目标检测实战(四):YOLOV4-Tiny 源码训练、测试、验证详细步骤
这篇文章详细介绍了使用YOLOv4-Tiny进行目标检测的实战步骤,包括下载源码和权重文件、配置编译环境、进行简单测试、训练VOC数据集、生成训练文件、准备训练、开始训练以及多GPU训练的步骤。文章还提供了相应的代码示例,帮助读者理解和实践YOLOv4-Tiny模型的训练和测试过程。
1614 0
|
虚拟化
VMware Workstation 无法连接到虚拟机。请确保...【解决办法】
VMware Workstation 无法连接到虚拟机。请确保...【解决办法】
9111 0
VMware Workstation 无法连接到虚拟机。请确保...【解决办法】
|
存储 芯片 SoC
ZYNQ程序固化
ZYNQ程序固化
|
存储
HLS开发学习-10- 接口综合
HLS开发学习-10- 接口综合
1022 0
HLS开发学习-10- 接口综合
|
异构计算 SoC
最详细手把手教你安装 Vivado2018.3
最详细手把手教你安装 Vivado2018.3
5724 0
|
Linux 内存技术 Perl
【ZYNQ】制作从 QSPI Flash 启动 Linux 的启动文件
【ZYNQ】制作从 QSPI Flash 启动 Linux 的启动文件
2955 0

热门文章

最新文章