2．电源设计要求和注意事项
（1）原理图设计要求和注意事项
① DC-DC 在选型自举电容时，电容大小请参考产品规格书建议，同时要注意这个电容的耐压值不仅要大于输入电压，还要大于两倍的输入电压，这样才比较保险。其他位置的电容选型也要注意耐压值。
② 在选择反馈电阻时，要注意不能选择过小或过大的阻值，过小会产生不必要的损耗，过大会引入噪声且引起环路不稳， 要按照产品规格书中的建议选取，同时要选择常用的阻值物料。
③ 有时序要求的电源注意预留 EN（Enable，使能）的时序调整电路。
（2） LDO 布局设计要求和注意事项
① LDO 电路元件布局设计要求如下。
常用两层板 FR-4，35µm 铜 厚， 承 受 电 流 至 少 需 要 满 足 每 1A 电流对应 40mil（1mil=25.4µm）线宽。电源走线如有换层，在换层连接处要放置多个过孔，保证连接与过流性能，过流能力按照 0.3mm 过孔通 600mA 计算。
在 LDO 输出的网络的附近放置容值为 2.2µF 以上的退耦电容。在多个 LDO 供电输入相同时，网络上多个电解电容的可以考虑共用。
为了保证调整电路有足够好的瞬态响应特性，LDO 调整器的带宽都比较高，这使得LDO 容易发生振荡，除外围元器件对 LDO 产生影响外，实际电路的寄生参数也会对电路的频率响应特性产生影响，如 PCB 走线产生的寄生电感。所以在电路设计时，旁路电容应该尽量靠近元器件引脚，即引线长度尽量短粗。
② LDO 热设计注意事项。
LDO 插入功耗（∆V×I）大于 0.3W 时，需要对其加背面散热铜皮，插入功耗（∆V×I）大于 1W 时，如果压差大于 2V，则可以加插件功率电阻分摊功率；如果压差小于 2V，则需考虑更换散热更好的封装，如 TO252、TO263。
（3） DC-DC 布局设计要求和注意事项
① 走线宽度原则如下。
保证常用 2 层板至少需要满足的承受电流。保证连接与过流性能。
根据不同的 IC，相关电源走线要做相应的调整。
② 环路设计。
以 Buck 电路为例，开关管打开或闭合的瞬间，电流都会发生瞬变，开关管闭合时电源电路主要的电流路径如图 2-12 所示，开关管打开时电源电路主要的电流路径如图 2-13 所示，电流发生瞬变的迹线如图 2-14 所示（粗线条部分表示电流路径或迹线），迹线中会产生非常丰富的谐波分量的上升沿或下降沿。通俗地讲，迹线中产生瞬变的电流，就是所谓的“交流”，其余部分是“直流”。当然这里交、直流的区别不是传统教科书上定义的，而是指开关管的 PWM 频率，且只是“交流”FFT（Fast Fourier Transform，快速傅里叶变换）里的一个分量，而在“直流”里这样的谐波分量很低，可忽略不计。所以储能电感属于“直流”也就不奇怪了，毕竟电感具有阻止电流发生瞬变的特性。因此，在开关电源布局时，“交流”迹线是最重要和最需要仔细考虑的地方。
图2-12 开关管闭合时电源电路主要的电流路径
图2-13 开关管打开时电源电路主要的电流路径
图 2-14 电流发生瞬变的迹线
③ DC IC 封装说明。
DC IC 的封装有很多种类型，如果 DC 架构复杂并且 DC IC 本身封装复杂，会给电路带来更多干扰，导致布线难度增加，因此优先选择本身封装比较小型且简单化的 DC IC，如图 2-15 （左）所示，这种封装 VIN 和 PGND 回路大，绕得远，IC 内部 GND 上的噪声多，并且会带来严重的 EMI 问题。图 2-15 （右）所示的这种封装（UQFN）引脚短，且规划合理，输入回路最近，GND 上噪声低并且 EMI 抑制性能更好。
图 2-15 DC IC 的封装
④ DC-DC 模块布局的基本原则如下。
多个 DC-DC 模块间距离不要太近，太近会导致模块间散热较差，发热严重，输出能力下降，同时也会使模块间相邻开关频率的 EMI 增强。
DC-DC 模块距离 SOC 端要尽量近，这样电源走线衰减小，并且引入的干扰也少，电源更干净，同时能确保 SOC 瞬时电流响应更加及时有效；但距离也不能太近，否则
SOC 的散热会导致 DC 发热严重。
DC-DC 模块要稍微远离音频、视频、功放（包括模拟功放和数字功放）等模拟信号，避免其对模拟信号产生干扰。
DC-DC 模块应尽可能地把所有外围元器件都紧密地放在 DC IC 的旁边，减少走线的长度，这是最理想的布局方式。
⑤ DC-DC 模块布线的基本原则如下。
串扰。平行走线距离过长时，导线间的互容、互感会将能量耦合至相邻的传输线上，造成线间串扰。对策如下。
加入防护布线或使用 3W 准则。为了减少线间串扰，应保证线间距足够大，当线中心距至少是线宽的 3 倍时，则可保持 70% 的电场不互相干扰，称为 3W 规则。如要达到 98% 的电场不互相干扰，则使用 10W 规则。
每走一段距离的平行线，增大两者间的间距，走线示意图如图 2-16 所示。
图 2-16 走线示意图
20nH 规则。25.4mm 长、50mm 宽、35µm 厚的铜导线在室温下的电阻为 2.5mΩ，若流过电流为 1A，则产生的压降是 2.5mV，不会对绝大部分 IC 产生不利影响。然而，这样的导线的寄生电感为 20nH，由V=L×dI/dt 可知，若电流变化快速，则导线上可能产生很大的压降。典型的 Buck 电源在开关管打开 - 闭合时产生的瞬变电流是输出电流的 1.2 倍，闭合 - 打开时产生的瞬变电流是输出电流的 0.8 倍。FET（Field Effect Transistor，场效应管）型开关管的转换时间是 30ns，Bipolar 型开关管的转换时间是 75ns，这样的导线在流过 1A 瞬变电流时，会产生 0.7V 的压降。0.7V 相比于 2.5mV，增大了近 300 倍，所以高速开关部分的布局就显得尤为重要。
由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰，这称为边沿效应。解决的办法是将电源层内缩，使电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩 20H 则可以将 70% 的电场限制在接地层边沿内；若内缩100H 则可以限制 98% 的电场。
接地。
电源与地线层的完整性规则。对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，进而导致信号线在地层的回路面积增大。
重叠电源与地线层规则。不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。器件去耦规则。
必要的去耦电容，可以滤除电源上的干扰信号，使电源信号稳定。去耦电容的布局及电源的布线方式将直接影响整个系统的稳定性。
IC 去耦电容的布局要尽量靠近 IC 的电源引脚，并使之与电源和地之间形成的回路最短。
电源输入：路径为先经输入电容，再接内部电路。
电源输出：路径为先经过输出电容，再到输出端。
电源至 IC：路径为先经旁路电容，再到 IC。
⑥ DC-DC 输入端布局与走线。
输入端不同大小的输入电容尽可能靠近 VIN 和 GND，最小的电容器最接近节点。一般的 DC 输入电容的容值为 10µF、0.1µF。
输入开关回路中有很高的瞬变的电流迹线，因此输入开关回路长度要尽可能小。
走线方式用铜皮设计，走线布置为多边形并尽可能用粗线铜皮，这样能有更好的折角设计和边沿设计。
要尽量多打过孔到地上，减少寄生电感，增强耦合。
⑦ DC-DC 电感布局与走线。
在开关稳压器的布局中，考虑交流路径是非常必要的，而直流路径则显得不是很重要，这是基本原则。降压转换器的交流变化部分，在开关关断过程中，大约有 1.2 倍的负载电流，而在开关导通的过程中约有 0.8 倍的负载电流。
非屏蔽电感会产生大量杂散磁场，可辐射到其他环路或滤波元器件中。在噪声敏感的应用中，要尽量使用全屏蔽电感器，避免电感上的强辐射干扰到开关信号或其他控制信号，敏感信号和线圈应远离感应器。
LX/SW 是高频率的节点，其辐射强度最大，电感要尽可能靠近 DC 的 LX/SW 开关引脚，功率回路、驱动回路应具有最短路径及最小环路面积，LX 端在满足散热要求的条件下，尽量保持最小环路面积，DC-DC 连接到电感的走线要尽可能短，并用适当的宽度。
要让模拟元件等敏感元件远离这段走线，防止相邻导线间的干扰，防止杂散电容拾取噪声。
输出电感，输出储能电容尽量靠近 DC-DC 放置，尽可能保证输出环路小。
⑧ DC-DC 输出电容布局与走线。
为了获得更高的转换效率及抗干扰能力，输入电容、电感、输出电容要尽可能靠近DC-DC IC摆放。
在高频电路中，旁路电容或去耦电容很小，且放置在离 IC 的 VIN 和 GND 管脚越近越好。
当使用平面层地层时，尽量使输入开关回路的地与平面层的地连接可靠，用大过孔。
任一走线把 DC IC 的铺地隔断、隔开，都会导致地连接性不好，对 DC-DC 的稳定性产生影响。
输出电感、输出储能电容尽量靠近 DC-DC 放置，尽可能保证输出环路小。
⑨ DC-DC 反馈环路设计。
如果是近端反馈，则反馈点从输出电容后端取；如果是远端反馈，则反馈点从远端电容处取。
反馈信号走线应该尽量短。芯片核电压的 DC-DC 要尽可能地靠近主 IC。如果有条件，反馈走线尽可能包地，并从 IC 的正下方 VDDC 处取。
反馈电压的地与系统的地尽量靠近，保持在一个电位上。
阻抗越高的地方，越容易被干扰。反馈元件靠近 DC 端摆放，并且反馈电阻的线尽量远离电感，可以减少反馈环路噪声的吸收。
⑩ 小信号环路设计。
小信号区的走线要远离电源输入输出大功率开关、强干扰开关信号网络。
从 BS（自升压脚）到 LX/SW 之间的走线有很高的瞬间交流电压，可能给电路带来较强的EMI辐射，因此这个走线需要非常短并且需要用细线，同时要远离FB（电压反馈）等敏感信号。
小信号的接地点要远离功率开关的地，比如 VIN、VOUT 的地，且最好是干净的低噪声地面点。
信号线要少打过孔，任何过孔都会导致信号线阻抗增加，DC-DC 本体下面的顶层不要走线。
⑪VIA（过孔）设计。
信号线要少打过孔，任何过孔都会导致信号线阻抗增加。
用几个并行的过孔比使用一个过孔的效果要好，并且大的过孔直径还可以进一步增大。
过孔可用于将去耦电容和 IC 接地连接到接地平面上。
过孔电感的范围在 0.1 ～ 0.5nH。
⑫散热设计。
为最大限度发挥 DC 的输出带载能力和稳定性，做好散热设计非常重要，相关注意点如下。
PGND（电源接地）引脚周围的地应在表层尽量铺大并打过孔连接至其他地层，助于散热。
4 层板散热优于 2 层板，中间层接地，地层之间多打过孔助于散热。
DC-DC 本体下面的顶层不要走线，顶层用大面积铜皮并开阻焊窗口时，对应的底层也一并开阻焊窗口，加强散热。
IC 的 GND ball（BGA 封装芯片的引脚，为球形）都尽量拉出，并和外部的 GND 相连，IC正下方尽可能多打 GND 过孔，利于散热。
不要在关键回路的元件布局中使用热泄放，它们会产生额外的电感。
（4）主板电源电容的选择与放置参考
① 供电网络有用到 LDO 的，输入端放置 1 个 0.1µF 的电容。
② SPI（Serial Peripheral Interface，串行外设接口）Flash 的 DC-DC 为 3.3V，输出端选用 1 个 10µF 和 1 个 0.1µF 的电容，Flash 下放置 1 个 2.2µF 和 2 个 0.1µF 的电容，SOC 端放置 1 个 0.1µF 的电容。
③ DDR 供电，DC-DC 输出选用 1 个 4.7µF 的电容，DDR 和 SOC 下 2 个相邻的ball 选用 1 个 0.1µF 的电容，非相邻的 ball 中每颗 ball 下放置 1 个 0.1µF 的电容。
④ DC-DC 供电输入选用 1 个 10µF 和 1 个 0.1µF 的电容。
⑤ DC-DC 输出端每 1A 的电流用 1 个 10µF 的大电容搭配 1 个 0.1µF 的小电容，输出端到 IC 端每 2 颗相邻的 ball 选用 1 个 0.1µF 的电容，非相邻的 ball 中每颗 ball 放置 1 个0.1µF 的电容，电流较大线路上，DC-DC 输出端建议放置 1 个 22µF 的电容，并且在 IC下放置 2 个 10µF 的电容。
⑥ DDR 电源线路的瞬态电流比较大，纹波较大，在 IC 的下方放置 1 个 10µF 的电容，每相连的 2 颗 ball 放置 1 个 0.1µF 的电容，非相邻的 ball 中每颗 ball 下放置 1 个 0.1µF 的电容；在靠近 DDR 的入口，每个 DRAM 放置 1 个 10µF 的电容。
⑦ QFP（Quad Flat Package，方型扁平封装）封装的芯片，在靠近 IC 电源总入口，建议放 1 个 10µF 的电容，每个靠近 IC 的引脚放 1 个 0.1µF 的电容。
⑧ IC 电源入口靠近 IC（包括 SOC，DDR，EMMC，nand）处，预留 1 个 2.2µF 的电容作为纹波调试位置。
（5）减小电源纹波设计方法
① 输出端搭配不同容量的瓷片电容，大容量电容稳定输出，小容量电容滤掉高频纹波。
② Layout 上注意 DC-DC 尽量靠近负载端，如果两者距离较远，走线上的寄生电感的影响则不容被忽视，负载动态变化时，纹波就会变大。
③ 原理图： 为了补偿走线上的寄生电感、电容带来的相位时延影响，在靠近功率电感输出端，加入前馈电容做环路补偿，以提升响应速度，达到降低输出纹波的目的。
④ 控制架构的选择。在设计初期，就要选择好合适的 DC-DC 控制架构。DC-DC 控制架构应用在 CPU 或 DDR 供电上，若负载瞬态变化快，则需要选用 ACOT 控制架构的DC-DC，因为它的响应速度快，对改善纹波非常有帮助。
（6）提高瞬态响应设计方法
影响瞬态响应的因素包括：控制模式、前馈电容、输出电容、输出电感。
① 控制模式。
低压系列的 DC-DC，CMCOT 瞬态响应明显好于 COT，有更优的瞬态性能。
中压系列的 DC-DC，ACOT 瞬态响应明显好于 PSM，有更优的瞬态性能。
② 前馈电容。
3.3V 转 1.5V 情况下，前馈电容对瞬态响应有所提升，但不会提高很多。
12V 转 1.1V 情况下，前馈电容对瞬态响应基本没有影响。
12V 转 5V 情况下，前馈电容对瞬态响应改善明显。
因此，前馈电容对高电压、高电流这种占空比较大的输出情况，瞬态响应改善明显，而对于 12V 转 1.1V 这种情况，基本没有任何改善，此时，如果使用 ACOT 架构，那么前馈电容可以省掉。
③ 输出电容。
电容不仅可以减小纹波，也可以提高瞬态响应，但是代价较高。在相同的纹波要求下，更好的控制模式可以节省电容，从而节省成本。
④ 输出电感。
电感越大，电流纹波和电压纹波就会越小，但是动态响应变得较差，在瞬态较高的负载下，纹波可能更大。建议选取电感时，不要过多大于通过式（2-3）得到的值。
L=V OUT×（1-V OUT/VIN_MAX）/Fsw×I LOAD_MAX×30% （2-3）
2.2.3 小结
天猫精灵在电源设计方面同样积累了大量的宝贵经验，稳定的电源给系统提供了稳定的性能，在该阶段主要从极限环境稳定性能和极致成本这两方面来综合考量。
极限环境稳定性。对电源在温度为 60℃的环境下的输出能力进行评估，总结出了一套准确评估的方法论，让产品在极限环境下也能稳定工作。
极致成本。主板上电容放置规则的制订，让主板上每一个电容的放置都有理有据，拒绝冗余，达到极致成本，在相同方案下主板电容数量比竞品降低了 10%。
