FPGA-时序原理(更新)

简介: FPGA-时序原理(更新)

建立时间和保持时间:


 建立时间和保持时间都是针对触发器的特性说的。

  时序图如下:

建立时间(Tsu:set up time)  

 是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被稳定的打入触发器,Tsu就是指这个最小的稳定时间。

保持时间(Th:hold time)  

 是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间,如果保持时间不够,数据同样不能被稳定的打入触发器,Th就是指这个最小的保持时间。

输出相应时间(Tco) 

 触发器输出的响应时间,也就是触发器的输出在clk时钟上升沿到来之后多长的时间内发生变化,也即触发器的输出延时。

可以跑的最高的时钟频率是(最小时钟周期):

      Tmin =Tco+ Tdata + Tus

提高时钟频率的方法:

只能通过优化组合逻辑的延时时间。

一个电路的运行时间最高频率取决于关键路径(最长延时路径)

改善方法。

1、优化设计

2、流水线设计

数字系统设计常见与之有关的问题


1、问题提出


  数字系统设计常见的电路图,这里需要保证数据能够正确的在这两个触发器上进行传输,由此确定中间组合逻辑电路的传输延时的范围。

Tcomb: 组合逻辑电路的传输延时

2、第二个触发器要满足建立时间的约束条件


 时序图如下,假设D1的输入为图中的蓝线所示

时序解释:

 在第一个时钟上升沿,前边的触发器采集D1信号,将高电平打入触发器,经过Tco的触发器输出延时到达组合逻辑电路。又经过组合逻辑电路的延时Tcomb(我们假定组合逻辑电路此时没有改变信号的高低,可以把它假定为一个缓冲器)送到了D2接口上。在第二个时钟上升沿到来之前,D2数据线上的信号要满足稳定时间>触发器的建立时间Tsu。

Tclk - Tco - Tcomb > Tsu

 考虑最坏的情况:触发器的输出延时最大,组合逻辑电路的延时也最大,可得:

Tclk - Tco-max - Tcomb-max > Tsu

3、第二个触发器要满足保持时间的约束条件


  时序图如下,假设D1的输入为图中的蓝线所示

时序解释:

  接着之前的时序图继续,在第二个时钟上升沿前边触发器采集到D1上的低电平,经过Tco的延时在Q1上得到表达。这个低电平在经过组合电路延时Tcomb到达D2。现在的问题是经过这么Tco+Tcomb的延时,D2上原本的高电平在第二个时钟上升沿到来之后的稳定时间 > 第二个触发器的保持时间。满足了这个条件,后边的触发器才能稳定的接收到最初由D1传过来的高电平。

Tco + Tcomb > Th

  考虑到最坏的情况:触发器的输出延时最小,组合逻辑电路的延时也最小

Tco-min + Tcomb-min > Th

4、问题的答案


  我们得到中间组合逻辑电路的输出延时范围为:

(Tclk - Tco-max -  Tsu) > Tcomb > (Th - Tco-min)

部分节选:https://www.cnblogs.com/amanlikethis/p/3721968.html

目录
相关文章
|
5月前
|
人工智能 物联网 5G
|
3月前
|
异构计算
FPGA入门(4):时序逻辑(二)
FPGA入门(4):时序逻辑(二)
30 0
|
3月前
|
存储 异构计算
FPGA入门(4):时序逻辑(一)
FPGA入门(4):时序逻辑
37 0
|
Java 异构计算
第六章 FPGA至简设计原理-高效编辑器GVIM(下)
第六章 FPGA至简设计原理-高效编辑器GVIM
179 0
第六章 FPGA至简设计原理-高效编辑器GVIM(下)
|
异构计算
第六章 FPGA至简设计原理-高效编辑器GVIM(上)
第六章 FPGA至简设计原理-高效编辑器GVIM
218 0
第六章 FPGA至简设计原理-高效编辑器GVIM(上)
|
芯片 异构计算
FPGA原理和结构- 理解FPGA的基础知识
FPGA原理和结构- 理解FPGA的基础知识
375 0
FPGA原理和结构- 理解FPGA的基础知识
|
存储 缓存 芯片
FPGA-SDRAM基本原理
FPGA-SDRAM基本原理
196 0
FPGA-SDRAM基本原理
FPGA-串口通信的原理和发送模块
FPGA-串口通信的原理和发送模块
247 0
FPGA-串口通信的原理和发送模块
|
5月前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
142 7

热门文章

最新文章