数据寻址
我们在原有的寻址方式上加上四个bit位，也就是寻址特征（告诉后面的形式地址用什么方式来解读），就构成了数据寻址。
一地址指令形式：
最终解读完后得到一条有效地址（求出操作数的真实地址，称为有效地址(EA)。）
二地址指令形式：
以下寻址方式前提：假设指令字长=机器字长=存储字长，假设操作数为3
十种寻址方式
直接寻址
间接寻址
寄存器寻址
寄存器间接寻址
隐含寻址
立即寻址
偏移寻址
内容太多：请移驾另一篇博客：
https://yangyongli.blog.csdn.net/article/details/116850056
堆栈寻址
内容太多：请移驾另一篇博客：
https://yangyongli.blog.csdn.net/article/details/116855155
数据寻址小结
CISC和RISC对比（整的少，要高分看书上的背）
将上面分的更细一下，如下表格
举个栗子
举个栗子，拿之前的计算机工作原理图来说，忘了的小伙伴可以点击下面链接再看一下：
https://blog.csdn.net/weixin_45525272/article/details/116792581
其中，乘法指令可以访存，一定是CISC
五、中央处理器
CPU的功能
- 指令控制。完成取指令、分析指令和执行指令的操作，即程序的顺序控制。
- 操作控制。一条指令的功能往往是由若干操作信号的组合来实现的。CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。
- 时间控制。对各种操作加以时间上的控制。时间控制要为每条指令按时间顺序提供应有的控制信号。
- 数据加工。对数据进行算术和逻辑运算。
- 中断处理。对计算机运行过程中出现的异常情况和特殊请求进行处理。
运算器和控制器的功能
- 运算器：对数据进行加工
- 控制器
协调并控制计算机各部件执行程序的指令序列，基本功能包括取指令、分析指令、执行指令
取指令：自动形成指令地址；自动发出取指令的命令。
分析指令：操作码译码(分析本条指令要完成什么操作)；产生操作数的有效地址。
执行指令：根据分析指令得到的“操作命令”和“操作数地址”，形成操作信号控制序列，控制运算器、存储器以及I/O设备完成相应的操作。
中断处理：管理总线及输入输出；处理异常情况(如掉电)和特殊请求(如打印机请求打印一行字符)
更形象点，如下图：
运算器的基本结构
运算器包括：算术逻辑单元与通用寄存器组。
- 算术逻辑单元：主要功能是进行算术/逻辑运算。
- 通用寄存器组：如AX、BX、CX、DX、SP等，用于存放操作数（包括源操作数、目的操作数及中间结果）和各种地址信息等。SP是堆栈指针，用于指示栈顶的地址。
例如下图：（当然没有这么简单，这只是个概图，肯定不是这么简单的了，大家可以先参考一下）
专用数据通路方式：根据指令执行过程中的数据和地址的流动方向安排连接线路。
问题探究
如果按照上图直接用导线连接，相当于多个寄存器同时并且一直向ALU传输数据？？？
那肯定是不行的呀，这样数据不就传输混乱的嘛，那么我们怎样解决呢？
解决方法1. 使用多路选择器
根据控制信号选择一路输出
解决方法2. 使用三态门
可以控制每一路是否输出
如：
R0out为1时R$中的数据输出到A端， R0out为0时R$中的数据无法输出到A端
优缺点：性能较高，基本不存在数据冲突现象，但结构复杂，硬件量大，不易实现。
运算器真正的基本结构
CPU采用内部单总线方式：将所有寄存器的输入端和输出端都连接到一条公共的通路上。
- 算术逻辑单元：主要功能是进行算术/逻辑运算。
- 通用寄存器组：如AX、BX、CX、DX、SP等，用于存放操作数（包括源操作数、目的操作数及中间结果）和各种地址信息等。SP是堆栈指针，用于指示栈顶的地址。
- 暂存寄存器：用于暂存从主存读来的数据，这个数据不能存放在通用寄存器中，否则会破坏其原有内容。
- 累加寄存器：它是一个通用寄存器，用于暂时存放ALU运算的结果信息，用于实现加法运算。
- 程序状态字寄存器：保留由算术逻辑运算指令或测试指令的结果而建立的各种状态信息，如溢出标志（OP）、符号标志（SF）、零标志（ZF）、进位标志（CF）等。PSW中的这些位参与并决定微操作的形成。
- 移位器：对运算结果进行移位运算。
- 计数器：控制乘除运算的操作步数。
优缺点
结构简单，容易实现，但数据传输存在较多冲突的现象，性能较低。
控制器的基本结构
- 程序计数器：用于指出下一条指令在主存中的存放地址。CPU就是根据PC的内容去主存中取指令的。因程序中指令（通常）是顺序执行的，所以PC有自增功能。
- 指令寄存器：用于保存当前正在执行的那条指令。
- 指令译码器：仅对操作码字段进行译码，向控制器提供特定的操作信号。
- 微操作信号发生器：根据IR的内容（指令）、PSW的内容（状态信息）及时序信号，产生控制整个计算机系统所需的各种控制信号，其结构有组合逻辑型和存储逻辑型两种。
5.时序系统：用于产生各种时序信号，它们都是由统一时钟（CLOCK）分频得到。
- 存储器地址寄存器：用于存放所要访问的主存单元的地址。
- 存储器数据寄存器：用于存放向主存写入的信息或从主存中读出的信息。
我们上面运算器与控制器合起来，构成一个CPU。
CPU整体的基本结构
我们将标注上ALU 寄存器 CU 中断系统后是这个样子。
小结
指令周期
指令周期：CPU从主存中每取出并执行一条指令所需的全部时间。
指令周期常常用若干机器周期来表示，机器周期又叫CPU周期
一个机器周期又包含若干时钟周期（也称为节拍、T周期或CPU时钟周期，它是CPU操作的最基本单位）。
每个指令周期内机器周期数可以不等，每个机器周期内的节拍数也可以不等。如下图可分为定长的机器周期与不定长的机器周期。
CLK：时钟脉冲
几种常见的指令周期
每个指令周期内机器周期数可以不等，每个机器周期内的节拍数也可以不等。
指令周期流程
四个工作周期都有CPU访存操作，只是访存的目的不同。
- 取指周期是为了取指令
- 间址周期是为了取有效地址
- 执行周期是为了取操作数
- 中断周期是为了保存程序断点。
这四个周期在计算机内部是用触发器控制的触发器，可以存放1个二进制位。
CLK（时钟脉冲）通过判断四个触发器的状态来判断该指令执行的是哪个周期。具体状态判断如下图
指令周期的数据流
取指周期
取指周期步骤：
- 当前指令地址送至存储器地址寄存器，记做：(PC) → MAR
- 将MAR所指主存中的内容经数据总线送入MDR，记做：M(MAR) → MDR
- CU发出控制信号，经控制总线传到主存，这里是读信号，记做：1 → R
- 将MDR中的内容(此时是指令)送入IR，记做：(MDR) → IR
- CU发出控制信号，形成下一条指令地址，记做：(PC)+1 → PC
具体数据流向图如下图所示：
间址周期
- 间址周期步骤：将指令的地址码送入MAR，记做：Ad(IR) → MAR或Ad(MDR) → MAR
- CU发出控制信号，启动主存做读操作，记做：1 → R
- 将MAR所指主存中的内容经数据总线送入MDR，记做：M(MAR) → MDR
- 将有效地址送至指令的地址码字段，记做：(MDR)→ Ad(IR)
具体数据流向图如下图所示：
执行周期
执行周期的任务是根据IR中的指令字的操作码和操作数通过ALU操作产生执行结果。
不同指令的执行周期操作不同，因此没有统一的数据流向。
中断周期
中断：暂停当前任务去完成其他任务。
为了能够恢复当前任务，需要保存断点。
一般使用堆栈来保存断点，这里用SP表示栈顶地址，假设SP指向栈顶元素，进栈操作是先修改指针，后存入数据。
中断周期步骤：
- CU控制将SP减1，修改后的地址送入MAR记做： (SP)-1 → SP，(SP) → MAR，本质上是将断点存入某个存储单元，假设其地址为a，故可记做：a → MAR
- CU发出控制信号，启动主存做写操作，记做：1 → W
- 将断点(PC内容) 送入MDR，记做：(PC) → MDR
- CU控制将中断服务程序的入口地址(由向量地址形成部件产生)送入PC，记做：向量地址→ PC
具体数据流向图如下图所示：
指令执行方案
一个指令周期通常要包括几个时间段（执行步骤），每个步骤完成指令的一部分功能，几个依次执行的步骤完成这条指令的全部功能。
方案1．单指令周期
对所有指令都选用相同的执行时间来完成 。
指令之间串行执行；
指令周期取决于执行时间最长的指令的执行时间。
缺点：
对于那些本来可以在更短时间内完成的指令，要使用这个较长的周期来完成，会降低整个系统的运行速度。
方案2．多指令周期
对不同类型的指令选用不同的执行步骤来完成 。
指令之间串行执行；
可选用不同个数的时钟周期来完成不同指令的执行过程 。
缺点：
需要更复杂的硬件设计。
方案3．流水线方案
在每一个时钟周期启动一条指令，尽量让多条指令同时运行，但各自处在不同的执行步骤中 。
指令之间并行执行
例如这个样子
本章小结
微程序控制器
（如果我有时间，就整，建议看书，我的版本可能和学校教的不一样）
六、存储系统
都是概念，看书
