CPU访问计算机各组件周期

简介:

计算机的核心是cpu,但是光有cpu还不行,它还需从其它组建获取数据。所以cpu读取数据的时间就会影响到系统的性能。在现代计算机中,分级存储大幅提升了这个性能。

数据和分析

来自stackoverflow的数据:

目前主流cpu的频率都在2GHZ左右,按频率2GHZ换算了一下周期和延时。

Core i7 Xeon 5500 Series Data Source Latency (approximate)
L1 CACHE hit, ~4 cycles                                      一级缓存,命中,4个周期,2纳秒
L2 CACHE hit, ~10 cycles                                      二级缓存,命中,10个周期,5纳秒
L3 CACHE hit, line unshared ~40 cycles                                      三级缓存,命中,非共享,40个周期,20纳秒
L3 CACHE hit, shared line in another core ~65 cycles                                      三级缓存,命中,数据被另一个核心共享65个周期,32.5纳秒
L3 CACHE hit, modified in another core ~75 cycles remote                                      三级缓存,命中,数据被另一个核心修改75个周期,37.5纳秒
remote L3 CACHE ~100-300 cycles                                      远程L3缓存,100~300个周期,50~150纳秒
Local Dram ~60 ns                                      本地内存,120个周期60纳秒
Remote Dram ~100 ns                                     远程内存,200个周期100纳秒
SSD  30~300us                                     固态硬盘,6万~60万个周期30~300微秒
HDD 13.0ms                                     机械硬盘,2600万个周期13毫秒

一张截图:

cpu缓存访问延时

总结

可以看出,访问周期在逐级递增。硬盘和内存访问周期存在巨大的差距。

还有就是远程访问内存的延时会比本地多上接近一倍,所以现在产生了numa技术,禁止远程内存访问。

在硬盘和内存之间如果有一个中间性能的存储,或许能减缓持久化存储和易失性存储在速度上的差距。

转载请注明:旅途@KryptosX » CPU访问计算机各组件周期

目录
相关文章
|
编解码 测试技术
【自己动手画CPU】计算机数据表示
【自己动手画CPU】计算机数据表示
477 0
|
存储 缓存 人工智能
计算机的CPU
计算机的CPU
184 1
|
存储
计算机组成原理(7)----CPU内部单总线数据通路
计算机组成原理(7)----CPU内部单总线数据通路
1524 0
|
存储
计算机组成原理(5)----CPU的基本结构
计算机组成原理(5)----CPU的基本结构
715 0
|
存储 缓存 数据处理
计算机临时存储CPU运算数据
【8月更文挑战第4天】
342 8
|
存储 固态存储 测试技术
|
编译器 芯片
计算机中CPU 架构
【7月更文挑战第27天】
577 2
|
存储 缓存 数据处理
计算机中 中央处理器 (CPU)
【7月更文挑战第27天】
706 2
|
存储
【头歌·计组·自己动手画CPU】五、单总线CPU设计(理论版) 【计算机硬件系统设计】
【头歌·计组·自己动手画CPU】五、单总线CPU设计(理论版) 【计算机硬件系统设计】
2747 2
|
存储 芯片 块存储
计算机组成原理(2)-----存储芯片与CPU的连接
计算机组成原理(2)-----存储芯片与CPU的连接
980 1

热门文章

最新文章