1nm晶体管诞生 看看它有什么黑科技

简介:

北京时间10月7日晚间消息,美国劳伦斯伯克力国家实验室(以下简称“伯克力实验室”)教授阿里-加维(Ali Javey)领导的一个研究小组日前利用碳纳米管和一种称为二硫化钼的化合物开发出了全球最小的晶体管。

1475891886555

  1nm晶体管诞生 看看它有什么黑科技

晶体管由三个终端组成:源极(Source)、漏极(Drain)和栅极(Gate)。电流从源极流到漏极,由栅极来控制,后者会根据所施加的电压打开和关闭。

伯克力实验室研究人员苏杰伊-德赛(Sujay Desai)称:“长期以来,半导体行业一直认为,任何小于5纳米的栅极都不可能正常工作。因此,人们之前从未考虑过小于5纳米的栅极。”

但伯克力实验室此次开发出的晶体管的栅极只有1纳米。加维说:“我们开发出了到目前为止已知的最小的晶体管。栅极长度被用于衡量晶体管的规格,我们成功研制出1纳米栅极晶体管,这意味着只要所选择的材料适当,当前的电子零部件的提及还有较大缩减空间。 ”

而德赛称:“我们的研究成果表明,低于5纳米的栅极不是不可能的。一直以来,人们都是基于硅材料来缩小电子零部件的体积。而我们放弃了硅材料,选了二硫化钼,结果开发出了只有1纳米的栅极。”

硅和二硫化钼都有一个晶格结构,但与二硫化钼相比,通过硅流动的电子更轻,遇到电阻更小。当栅极为5纳米或更长时,这是硅材料的一个优势。但栅极长度低于5纳米时,就会出现了一种被称为“隧道效应”的量子力学现象,从而阻止电流从源极流到漏极。

德赛解释说:“这意味着我们无法关闭晶体管,电子完全失控了。”而通过二硫化钼流动的电子更重,因此可以通过更短的栅极来控制。

选定二硫化钼作为半导体材料后,接下来就需要来建造栅极。但制造1纳米的结构并不是一件容易的事,传统的光刻技术并不适用于这样小的规模。最终,研究人员转向了碳纳米管,直径仅为1纳米的空心圆柱管。

经研究人员测试显示,采用碳纳米管栅极的二硫化钼晶体管能够有效控制电子流动。加维说:“这项研究表明,我们的晶体管将不再局限于5纳米栅极。通过使用适当的半导体材料和设备架构,摩尔定律还会继续长期生效。”

本文转自d1net(转载)

相关文章
|
7月前
|
人工智能 算法 芯片
全球最强最大AI芯片WSE-3发布,4万亿晶体管5nm工艺制程
【2月更文挑战第24天】全球最强最大AI芯片WSE-3发布,4万亿晶体管5nm工艺制程
117 1
全球最强最大AI芯片WSE-3发布,4万亿晶体管5nm工艺制程
|
缓存 编解码 安全
苹果全球开发者大会正式发布 M2 芯片:5nm 工艺,200 亿晶体管,性能显著提升
北京时间 2022 年 6 月 7 日凌晨 1 点,苹果全球开发者大会 (WWDC)正式与大家见面。本次大会发布了 iOS 16 及 WatchOS 9,并推出了全新的 M2 芯片。在 M1、M1 Pro、M1 Max 和 M1 Ultra 芯片之后,Apple 现在已准备好转向更强大的 M2 芯片,并承诺提升性能。
315 0
苹果全球开发者大会正式发布 M2 芯片:5nm 工艺,200 亿晶体管,性能显著提升
|
芯片
世界第一枚3nm芯片诞生,却不是台积电生产的
世界第一枚3nm芯片诞生,却不是台积电生产的
256 0
世界第一枚3nm芯片诞生,却不是台积电生产的
|
供应链 芯片
台积电走向2nm!3D封装芯片2024年将大规模量产
台积电于去年成立了一个研发团队,以确定其2nm技术的发展道路。 抛弃FinFET,跨越GAAFET,直接采用MBCFET 研发实力的背后,是金钱燃烧的声音
177 0
台积电走向2nm!3D封装芯片2024年将大规模量产
|
5G 芯片
联发科可能推出6nm工艺芯片,1+3+4结构
近日,有国内靠谱的数码博主@数码闲聊站 爆料称,联发科将推出一款6nm工艺芯片,性能与骁龙865和骁龙865+接近,安兔兔跑分能达到60万分以上。
185 0
联发科可能推出6nm工艺芯片,1+3+4结构
为什么英特尔量产10nm不久后台积电就能量产全球首个5nm?
英特尔10nm制程一再延期之时,台积电就已经量产了7nm。最近,台积电宣布将在2020年上半年量产5nm制程,曾经落后的台积为何能取得今天的成就?
1375 0