一、Suspend功能内容有哪些
1. 前言
Linux内核提供了三种Suspend: Freeze、Standby和STR(Suspend to RAM)，在用户空间向”/sys/power/state”文件分别写入”freeze”、”standby”和”mem”，即可触发它们。
内核中，Suspend及Resume过程涉及到PM Core、Device PM、各个设备的驱动、Platform dependent PM、CPU control等多个模块，涉及了console switch、process freeze、CPU hotplug、wakeup处理等过个知识点。就让我们跟着内核代码，一一见识它们吧。
2. Suspend功能有关的代码分布
内核中Suspend功能有关的代码包括PM core、Device PM、Platform PM等几大块，具体如下：
1）PM Core
kernel/power/main.c----提供用户空间接口(/sys/power/state) kernel/power/suspend.c----Suspend功能的主逻辑 kernel/power/suspend_test.c----Suspend功能的测试逻辑 kernel/power/console.c----Suspend过程中对控制台的处理逻辑 kernel/power/process.c----Suspend过程中对进程的处理逻辑
2）Device PM
drivers/base/power/*----具体可参考“Linux电源管理(4)_Power Management Interface”的描述。 设备驱动----具体设备驱动的位置，不再涉及。
3）Platform dependent PM
include/linux/suspend.h----定义platform dependent PM有关的操作函数集 arch/xxx/mach-xxx/xxx.c或者 arch/xxx/plat-xxx/xxx.c----平台相关的电源管理操作
3. suspend&resume过程概述
下面图片对Linux suspend&resume过程做了一个概述，读者可以顺着这个流程阅读内核源代码。具体的说明，可以参考后面的代码分析。
（只介绍和suspend功能有关的，struct dev_pm_ops简称D，struct platform_suspend_ops简称P）
前辈关于这个系列的文章太过精彩，后续慢慢详细学习一下，这里先暂时熟悉了解一下大概的流程！！！
二、Gicv3电源/功耗管理
在整个s3的过程中，为什么会扯到gicv3？其实这是因为在整个s3的过程中，会涉及到非0核的关闭。而这个操作会涉及到中断的关闭。具体涉及到什么？
来看看这个寄存器！！！
1-前言
从gic3开始，cpu interface放到了PE中，因此cpu interface和PE是同一个power domain。而属于gic的其他组件，如redistributor，distributor，是另外一个power domain。因此就有如下一种情况，PE和cpu interface的电源给断掉了，而gic的电源并没有断掉。此时gic给cpu interface发送数据，cpu interface是不会响应的。
在这种情况下，gic提供了power管理功能。–gic中，提供了如下的 GICR_WAKER 寄存器，来支持power功能。
GIC电源管理，ARM官方手册，有一页描述：
- 1、在符合GICv3体系结构的实现中，CPU接口和PE必须位于同一个位置power domain，但它不必与关联的Redistributor所在的power domain相同。这意味着可能出现PE及其CPU接口断电的情况，Redistributor、Distributor及其子系统都已通电。在这种情况下，GIC架构需要支持，向PE和CPU接口发送通电事件信号机制。
- 2、ARM强烈建议，如果该PE上的唤醒软件无法处理中断，GIC的配置方式不应使中断唤醒特定的PE。GICv3提供电源管理来控制这种情况，因为该架构的设计允许由一个组织设计的再分配器，用于由一个组织设计的PEs和CPU接口不同的组织。
- 3、Redistributor上电时，在关闭CPU接口和PE之前，软件必须将CPU接口和Redistributor之间的接口进入静态状态，否则系统将变为不可预期状态。
- 4、GIC支持通过设置GICR_WAKER，可以启动到静态状态的转换。进程睡眠到1。当CPU处于静止状态时，GICR_WAKER。ChildrenAsleep也设置为1。
那么Redistributor、GICR_WAKER在系统位置是怎么样的呢？
2-Redistributor系统位置
在带有gicv3的soc架构中，其框图如下所示：
gicv3中的redistributor与core中的cpu interface通过AXI-Stream进行通信。
2-唤醒cpu interface和PE
1、系统上电，CPU如何与GIC redistributor connect
当core上电之后，需要将core中cpu interface与gic中的redistributor进行connect，这样将来gic才可以将中断发送给core。
connection的流程如下所示：
2、GICR_WAKER寄存器
当gic要唤醒cpu interface和PE时，也是操作这个 GICR_WAKER寄存器。
将processorsleep，写入0，然后去唤醒该cpu，最后读取childrenasleep，判断PE是否唤醒成功，
上电流程，行为描述
- 执行在core的程序，将GICR_WAKER.ProcessorSleep位给置低，表示要connect redistributor。
- redistributor在完成connect之后，将GICR_WAKER.ChildrenAsleep位给置低，表示connect完成。
- 执行在core的程序，查询GICR_WAKER.ChildAsleep位是否为0，如果不是，表示redistributor还没有完成connect操作，就继续查询。
- 如果查询到0，表示connect完成，接着做之后的初始化工作。
其汇编代码如下：
/****************************************************************************** * This function marks the core as awake in the re-distributor and * ensures that the interface is active. *****************************************************************************/ void gicv3_rdistif_mark_core_awake(uintptr_t gicr_base) { /* * The WAKER_PS_BIT should be changed to 0 * only when WAKER_CA_BIT is 1. */ assert((gicr_read_waker(gicr_base) & WAKER_CA_BIT) != 0U); /* Mark the connected core as awake */ /* 执行在core的程序，将GICR_WAKER.ProcessorSleep位给置低， * 表示要connect redistributor。 */ gicr_write_waker(gicr_base, gicr_read_waker(gicr_base) & ~WAKER_PS_BIT); /* Wait till the WAKER_CA_BIT changes to 0 */ /* 执行在core的程序，查询GICR_WAKER.ChildAsleep位是否为0， * 如果不是，表示redistributor还没有完成connect操作，就继续查询。 */ while ((gicr_read_waker(gicr_base) & WAKER_CA_BIT) != 0U) { } } /******************************************************************************* * This function enables the GIC CPU interface of the calling CPU using only * system register accesses. ******************************************************************************/ void gicv3_cpuif_enable(unsigned int proc_num) { uintptr_t gicr_base; u_register_t scr_el3; unsigned int icc_sre_el3; assert(gicv3_driver_data != NULL); assert(proc_num < gicv3_driver_data->rdistif_num); assert(gicv3_driver_data->rdistif_base_addrs != NULL); assert(IS_IN_EL3()); /* Mark the connected core as awake */ /* 表示要connect redistributor */ gicr_base = gicv3_driver_data->rdistif_base_addrs[proc_num]; gicv3_rdistif_mark_core_awake(gicr_base); /* Disable the legacy interrupt bypass */ icc_sre_el3 = ICC_SRE_DIB_BIT | ICC_SRE_DFB_BIT; /* * Enable system register access for EL3 and allow lower exception * levels to configure the same for themselves. If the legacy mode is * not supported, the SRE bit is RAO/WI */ icc_sre_el3 |= (ICC_SRE_EN_BIT | ICC_SRE_SRE_BIT); write_icc_sre_el3(read_icc_sre_el3() | icc_sre_el3); scr_el3 = read_scr_el3(); /* * Switch to NS state to write Non secure ICC_SRE_EL1 and * ICC_SRE_EL2 registers. */ write_scr_el3(scr_el3 | SCR_NS_BIT); isb(); write_icc_sre_el2(read_icc_sre_el2() | icc_sre_el3); write_icc_sre_el1(ICC_SRE_SRE_BIT); isb(); /* Switch to secure state. */ write_scr_el3(scr_el3 & (~SCR_NS_BIT)); isb(); /* Write the secure ICC_SRE_EL1 register */ write_icc_sre_el1(ICC_SRE_SRE_BIT); isb(); /* Program the idle priority in the PMR */ write_icc_pmr_el1(GIC_PRI_MASK); /* Enable Group0 interrupts */ write_icc_igrpen0_el1(IGRPEN1_EL1_ENABLE_G0_BIT); /* Enable Group1 Secure interrupts */ write_icc_igrpen1_el3(read_icc_igrpen1_el3() | IGRPEN1_EL3_ENABLE_G1S_BIT); isb(); } /******************************************************************************* * This function initialises the GIC Redistributor interface of the calling CPU * (identified by the 'proc_num' parameter) based upon the data provided by the * platform while initialising the driver. ******************************************************************************/ void gicv3_rdistif_init(unsigned int proc_num) { uintptr_t gicr_base; unsigned int bitmap; uint32_t ctlr; assert(gicv3_driver_data != NULL); assert(proc_num < gicv3_driver_data->rdistif_num); assert(gicv3_driver_data->rdistif_base_addrs != NULL); assert(gicv3_driver_data->gicd_base != 0U); ctlr = gicd_read_ctlr(gicv3_driver_data->gicd_base); assert((ctlr & CTLR_ARE_S_BIT) != 0U); assert(IS_IN_EL3()); /* Power on redistributor */ gicv3_rdistif_on(proc_num); gicr_base = gicv3_driver_data->rdistif_base_addrs[proc_num]; assert(gicr_base != 0U); /* Set the default attribute of all SGIs and (E)PPIs */ gicv3_ppi_sgi_config_defaults(gicr_base); bitmap = gicv3_secure_ppi_sgi_config_props(gicr_base, gicv3_driver_data->interrupt_props, gicv3_driver_data->interrupt_props_num); /* Enable interrupt groups as required, if not already */ if ((ctlr & bitmap) != bitmap) { gicd_set_ctlr(gicv3_driver_data->gicd_base, bitmap, RWP_TRUE); } } /****************************************************************************** * ARM common helper to initialize the GIC. Only invoked by BL31 *****************************************************************************/ void __init plat_arm_gic_init(void) { gicv3_distif_init(); gicv3_rdistif_init(plat_my_core_pos()); gicv3_cpuif_enable(plat_my_core_pos()); }
3-断电cpu interface和PE
在cpu interface和PE要断电之前，软件要保证，通知redistributor，cpu interface和PE要进入low-power状态。软件，要往GICR_WAKER寄存器的ProcessorSleep字段，写入1，表示PE要进入到low-power状态。cpu interface之后将自己置为low-power状态之后，就将ChildrenAseep字段，设置为1。
当GICR_WAKER.ChildrenAsleep为1之后，redistributor，不会在将中断，发送给cpu interface，distributor，在中断仲裁时，也不会考虑该PE。
1、系统下电，CPU如何与GIC redistributor disconnect
当core下电之后，需要将core中cpu interface与gic中的redistributor进行disconnect，这样将来gic才不会将中断发送给core。
disconnection的流程如下所示：
下电流程，行为描述
- 执行在core的程序，先将cpu interface的中断组使能给disable。
- 执行在core的程序，将GICR_WAKER.ProcessorSleep位给置高，表示要disconnect redistributor。
- redistributor给cpu interface发送 Quiesce包。
- cpu interface清掉内部所有pending的中断。
- 清除完毕后，cpu interface回发Quiesce Acknowledge包给redistibutor。
- redistributor收到cpu interface回发的响应之后，将GICR_WAKER.ChildrenAsleep位给置高，表示disconnect完成。
- 执行在core的程序，查询GICR_WAKER.ChildAsleep位是否为1，如果不是，表示redistributor还没有完成connect操作，就继续查询。
- 如果查询到1，表示disconnect完成。
其汇编代码如下：
/****************************************************************************** * This function marks the core as asleep in the re-distributor and ensures * that the interface is quiescent. *****************************************************************************/ void gicv3_rdistif_mark_core_asleep(uintptr_t gicr_base) { /* Mark the connected core as asleep */ /* 执行在core的程序，将GICR_WAKER.ProcessorSleep位给置高， * 表示要disconnect redistributor。 */ gicr_write_waker(gicr_base, gicr_read_waker(gicr_base) | WAKER_PS_BIT); /* Wait till the WAKER_CA_BIT changes to 1 */ /* 执行在core的程序，查询GICR_WAKER.ChildAsleep位是否为1， * 如果不是，表示redistributor还没有完成connect操作，就继续查询。 */ while ((gicr_read_waker(gicr_base) & WAKER_CA_BIT) == 0U) { } } /******************************************************************************* * This function disables the GIC CPU interface of the calling CPU using * only system register accesses. ******************************************************************************/ void gicv3_cpuif_disable(unsigned int proc_num) { uintptr_t gicr_base; assert(gicv3_driver_data != NULL); assert(proc_num < gicv3_driver_data->rdistif_num); assert(gicv3_driver_data->rdistif_base_addrs != NULL); assert(IS_IN_EL3()); /* Disable legacy interrupt bypass */ write_icc_sre_el3(read_icc_sre_el3() | (ICC_SRE_DIB_BIT | ICC_SRE_DFB_BIT)); /* 1. 执行在core的程序，先将cpu interface的中断组使能给disable。 */ /* Disable Group0 interrupts */ write_icc_igrpen0_el1(read_icc_igrpen0_el1() & ~IGRPEN1_EL1_ENABLE_G0_BIT); /* Disable Group1 Secure and Non-Secure interrupts */ write_icc_igrpen1_el3(read_icc_igrpen1_el3() & ~(IGRPEN1_EL3_ENABLE_G1NS_BIT | IGRPEN1_EL3_ENABLE_G1S_BIT)); /* Synchronise accesses to group enable registers */ isb(); /* Mark the connected core as asleep */ gicr_base = gicv3_driver_data->rdistif_base_addrs[proc_num]; assert(gicr_base != 0U); gicv3_rdistif_mark_core_asleep(gicr_base); }
以下是GIC-600 支持redistributor单独下电。
static void gic600_pwr_off(uintptr_t base) { /* Wait until group not transitioning */ gicr_wait_group_not_in_transit(base); /* Power off redistributor */ gicr_write_pwrr(base, PWRR_OFF); /* * If this is the last man, turning this redistributor frame off will * result in the group itself being powered off and RDGPD = 1. * In that case, wait as long as it's in transition, or has aborted * the transition altogether for any reason. */ if ((gicr_read_pwrr(base) & PWRR_RDGPD) != 0U) { /* Wait until group not transitioning */ gicr_wait_group_not_in_transit(base); } } /* * The Arm GIC-600 and GIC-Clayton models have their redistributors * powered down at reset. */ /* * Power off GIC-600 redistributor (if configured and detected) */ void gicv3_rdistif_off(unsigned int proc_num) { #if GICV3_SUPPORT_GIC600 uintptr_t gicr_base = get_gicr_base(proc_num); /* Attempt to power redistributor off */ if (gicv3_redists_need_power_mgmt(gicr_base)) { gic600_pwr_off(gicr_base); } #endif }
