The aeMB processor is a fully synthesized CPU that forms the heart of
the USRP2 FPGA system-on-a-chip design. It performs configuration and
status reporting for all the FPGA peripherals, manages the control
channel for the GbE transport, and handles RF daughterboard operation.
It does not perform any DSP functions; these are done purely in logic
in the DSP RX and TX pipelines. It is clocked at 50 MHz, half the
system clock rate.
USRP母板上处理器的作用
2014-08-29
1275
版权
版权声明：
本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《
阿里云开发者社区用户服务协议》和
《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写
侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。
简介：
目录
相关文章
|
4月前
|
数据采集
计算机视觉
异构计算
|
6月前
|
测试技术
|
数据采集
数据处理
异构计算
ZYNQ（FPGA）与DSP之间SRIO通信实现
XQ6657Z35-EVM多核开发板通过SPI、EMIF16、uPP、SRIO 通信接口将DSP 与Zynq 结合在一起，组成DSP+Zynq 架构，实现了需求独特、灵活、功能强大的DSP+Zynq 高速数据采集处理系统。
1088
0
1
|
索引
|
存储
算法
|
虚拟化
芯片
|
芯片
|
存储
|
芯片
热门文章
最新文章
1
QSqlDatabase: QMYSQL driver not loaded 解决方案
2
这 12 个基于 AI 的 VSCode “杀手级” 生产力插件，了解一下？（一）
3
关于规则引擎的选型和疑惑思考
4
面试必问的4种单点登录的实现方式，你知道几个？
5
揭秘2017双11背后的网络－双11的网络产品和技术概览
6
我的NVIDIA开发者之旅——作为一名初学者，我是如何开启 NVIDIA Jetson Nano 开发的
7
FluentData-新型轻量级ORM 利用T4模板 批量生成多文件 实体和业务逻辑 代码
8
Hadoop-No.10之列簇
9
HDU 1213 How Many Tables
10
GitHub push文件失败时