Vitis嵌入式入门-------输出“hello world“(二)

简介: 笔记

欢迎━(`∀´)ノ亻!关注公众号,获取更多资料,以及有什么问题都可以通过公众号来问我

一.打开vitis软件,选择工作空间


vitis软件运行的时候,需要一个工作空间,然后后面的所有的项目都会放在这个目录中,点击switch workplace即可切换工作目录

1.png

二. 创建工程项目


  1. 点击Application Project
  2. 点击next
  3. 点击create a new platform,然后选择刚刚在vivado里面生成的xsa文件
  4. 输入项目名字,
  5. 然后一直next就可以了
  6. 默认工程是一个输出hello world的


2.png3.png4.png5.png6.png7.pngimage.png

三. 编译运行程序


  1. 这个是刚刚生成工程文件

image.png

2.编译程序

image.png

3.运行程序

image.png

4.打开串口助手,在quick access中输入serial,选择串口中断,然后点击+好,即可来到串口配置界面。在软件运行之后,就可以在其中接收到hello world了。

image.pngimage.pngimage.pngimage.png

公众号:FPGA之旅

目录
相关文章
|
存储 芯片 SoC
ZYNQ程序固化
ZYNQ程序固化
|
缓存 网络性能优化 SoC
ZYNQ-AXI_GP接口和AXI_HP接口的异同
ZYNQ-AXI_GP接口和AXI_HP接口的异同
1981 0
ZYNQ-AXI_GP接口和AXI_HP接口的异同
|
Ubuntu Linux Shell
【linux】PetaLinux 2024.1安装笔记
【linux】PetaLinux 2024.1安装笔记
2651 0
|
Linux 开发工具 异构计算
【ZYNQ】QSPI Flash 固化程序全攻略
【ZYNQ】QSPI Flash 固化程序全攻略
5030 0
|
开发工具 芯片 Perl
【ZYNQ】裸机 PS + PL 双网口实现之 ZYNQ 配置
【ZYNQ】裸机 PS + PL 双网口实现之 ZYNQ 配置
4481 0
|
Windows
HLS 2017.4 导出 RTL 报错:ERROR: [IMPL 213-28] Failed to generate IP.
HLS 2017.4 导出 RTL 报错:ERROR: [IMPL 213-28] Failed to generate IP.
780 0
|
存储 安全 开发工具
【ZYNQ】基于 BRAM 的 PS 与 PL 数据交互
【ZYNQ】基于 BRAM 的 PS 与 PL 数据交互
2016 0
|
传感器 开发工具 芯片
【ZYNQ】ZYNQ7000 XADC 及其驱动示例
【ZYNQ】ZYNQ7000 XADC 及其驱动示例
932 0
|
开发工具 Perl
VIVADO2022 sdk 工程创建流程
正点原子uart历程复现,csdn博客 本人搬运
986 0

热门文章

最新文章