欢迎━(｀∀´)ノ亻!关注公众号，获取更多资料，以及有什么问题都可以通过公众号来问我
在开始vitis中进行嵌入式编程的时候，我们需要在Vivado里面进行硬件的配置，配置后，会成对应的硬件信息，然后再到vitis里面进行程序的编写，程序的编写是基于此硬件信息来的， 硬件信息的不同，程序的编写也会不同**(特定部分**)，例如硬件生成的头文件中会多出来一些变量和宏定义。
一. 创建Vivado工程
1.打开vivado软件，点击create project,然后点击next
2. 输入工程的名字和选择工程存放的路径
3. 一直点击到如下界面，选择自己开发板上所对应的型号，图中是ZYNQ7020,所family选择zynq-7000，package选择 clg400 ，speed选择-2，这是我的芯片型号，选择这几项的话，会缩小查找的范围，最后点击next
4. 创建成功,点击finish即可
二.配置硬件环境
- 创建block，点击create block design，然后输入block的名字，确认后，就可以看到Diagram的窗口了
- 然后点击+号，输入zynq，选择ZYNQ7，然后会在窗口中央出现zynq7处理器，可以看到上面有些端口，这些是默认的端口。
3. 双击刚刚生成的block，然后对其进行配置，从zynq block design中可以看到我们的zynq的架构长上面样子，还是挺复杂的。在输出"hello world"实验中，我们只需要配置ddr和uart即可，ddr程序运行的空间，uart用来通讯。
4. 将默认的多余的配置移除掉,依次取消下面的勾选项,然后点击ok，可以看到block中只剩下两个端口了，ddr和fixed_io（也就是ps端的固定io口）
5. 再次双击block，来配置uart和ddr，勾选uart0还是uart1，已经io口号的选择，得根据原理图来，然后ddr型号选择的时候也得根据开发板上的ddr芯片的型号来。最后点击ok。
6. 点击run block automation让软件自动帮我们连线。然后，根据下面的图，先点击generate out product，然后点击Create HDL Wrapper生成top文件，完成后，直接点击generate bitstream。完成后，点击export hadrware，导出硬件信息(中途直接点击next即可)，完成后，会在选择的路径中看到xsa文件了，这就是包含硬件的文件了。最后选择tool，点击launch vitis启动软件
公众号：FPGA之旅
