作为一个IC工程师，我每天都要花大量时间审查Verilog/VHDL代码。现有工具要么误报率太高，要么漏报太多，要么代码必须上传云端（涉密项目根本不敢用）。
于是我自己写了一个本地运行的代码审查工具，叫VeriX。
核心思路很简单：不用关键词匹配，用AST语义分析 + 2029条规则精确匹配。
目前的效果：
- ✅ 0误报
- ✅ 毫秒级响应
- ✅ 支持20+种语言（Python、Java、Go、Rust、Verilog、VHDL等）
- ✅ 本地运行，代码不上传
- ✅ 一键自动修复
目前完全免费开放，体验地址：http://verixengine.com
欢迎各位同行测试交流。
