单片机为什么有多组VDD?

简介: 单片机为什么有多组VDD?

我们知道一般的IC元器件通常只有两个电源引脚,一个是Vcc或Vdd,另一个是Gnd或Vss。但是现在的MCU通常却有多组电源引脚,这是什么原因呢?

以某款100脚MCU为例,可以看到它有5组VDD/VSS,并且会要求每一组VDD/VSS都要接上,实际上这多组VDD内部是互相连接在一起的,既然这样,那么芯片厂家为什么不只留一组出来呢?或者说虽然留了多组出来,能不能外面只接一组呢?如果能这样既节约引脚,外面连接走线也更少。

如果外面只接一组VDD的话,电流在芯片内部经过的路径相对较长,如下图红色的线条。

对于频率高的电路,VDD电流会在高频突变(因为频率越高,需要的电流越大),这时候路径上产生的感抗会阻碍电流的变化,路径越长感抗越大,从而对电流的阻碍作用就会更明显,进而导致芯片网络中的电压变化,这样就会影响MCU系统的正常工作。对于低频或者直流电路,路径长其影响不大。所以早期的低频MCU,只有一个VDD。多组VDD可以减少电感效应(电感并联总电感变小,路径变短电感也越小)。

可以把上述芯片供电的过程,想象成给一块田地灌溉的过程,如果只有一个进水口,肯定不如多个进水口一起进水好。

除此之外,再补充几点:

1)MCU的模拟外设比如ADC通常是独立的电源VDDA,这是因为ADC需要尽可能干净的电源以保证转换结果的准确性,独立一路可以避免受到其他电源噪声的干扰。

2)多种电压要求。有时,芯片的不同部分会以不同的电压运行。一个典型的例子是低压内核和高压 I/O。内核使用较低的电压来降低功耗而 I/O 以更高的电压运行,以便更好地与外部电路连接。这时也需要分出来多组供电,常见的是复杂的SOC芯片。

3)多组VDD相比单个VDD,一个VDD引脚上经过的电流会减小,这样引脚不必承受过高的电流,增强可靠性。


相关文章
数字逻辑电路设计实验:七段数码管译码器
数字逻辑电路设计实验:七段数码管译码器
96 0
如何设计恒流源输出电路?
如何设计恒流源输出电路?
如何设计恒流源输出电路?
|
存储 数据采集 芯片
基于单片机的数字存储示波器设计
基于单片机的数字存储示波器设计
135 0
基于单片机的数字存储示波器设计
单片机:实现流水灯(用库函数控制LED左移和右移)
单片机:实现流水灯(用库函数控制LED左移和右移)
515 0
单片机:实现流水灯(用库函数控制LED左移和右移)
|
异构计算
使用Verilog实现FPGA偶数/奇数分频电路设计并使用modelsim仿真
本人地大14级师兄,如果有学弟学妹搜到这个评论一个呗! 一、设计要求 编写VerilogHDL程序,实现如下功能: 输入时钟信号和复位/信号,实现4分频/5分频,占空比为1:1.   二、设计思路 1.偶数分频 假设为N分频,计数到N/2-1时,时钟翻转、计数清零,如此循环就可以得到N(偶)分频   2.奇数分频(占空比为50%) (1)假设为N分频,取一个进行上升沿触发的模N计数,触发时钟翻转后,经过(N-1)/2再次进行翻转,得到一个占空比非50%奇数N频时钟。
2319 0
FPGA-超声波测距数码管显示系列(包含进制转换、均值滤波)
FPGA-超声波测距数码管显示系列(包含进制转换、均值滤波)
149 0
FPGA-超声波测距数码管显示系列(包含进制转换、均值滤波)
HONEYWELL 05704-A-0145 模拟量输入输出模块
HONEYWELL 05704-A-0145 模拟量输入输出模块
79 0
HONEYWELL 05704-A-0145 模拟量输入输出模块
蓝桥杯单片机技巧之数码管小数点显示及串口中断代码生成
蓝桥杯单片机技巧之数码管小数点显示及串口中断代码生成
216 0