暂时未有相关云产品技术能力~
暂无个人介绍
altera小实验——HEX 7-segment display
altera小实验——LCD1602显示
altera小实验——ROM读取
altera小实验——第一个demo指导书
altera小实验——SignalTap II 使用指导
nios ii小实验——第一个demo指导书
nios ii FIFO读取FPGA数据交互实验1
nios ii小实验——SDRAM读写
nios ii小实验——timer
【读书笔记】RISC存储程序机的电路设计(1)
【读书笔记】RISC存储程序机的电路设计(2)
【读书笔记】RISC存储程序机的电路设计(3)
【读书笔记】RISC存储程序机的电路设计(4)
【读书笔记】RISC存储程序机的电路设计(6)
【Verilog】generate和for循环的一些使用总结(2)
【Verilog】generate和for循环的一些使用总结(1)
【异步电路碎碎念5】 —— 跨异步处理的几个注意事项
【异步电路碎碎念3】 —— 跨异步的处理原则
【异步电路碎碎念2】 —— 跨异步引发的电路危机
【异步电路碎碎念1】 —— 到底什么是异步电路
二进制数的补码及运算(2)
二进制数的补码及运算(1)
【system verilog for design】verilog 1995/2001/system verilog标准语法的一些演进
xprop仿真选项对RTL X态传播的影响
【异步FIFO的一些小事·0】异步FIFO同步化设计
【异步FIFO的一些小事·1】空满判断与格雷码
【异步FIFO的一些小事·2】异步FIFO中异步走线延时约束的一些思考
【异步FIFO的一些小事·3】异步FIFO中指针走线延时的一些思考
【芯片前端】仿真向/基于静态随机函数的单比特跨时钟同步器
【芯片前端】与RR调度的相爱相杀——verilog实现RR调度器2
【芯片前端】Filelist -f/-F的文件解析方式探究
【芯片前端】以vcs编译环境为例做一个适用于芯片前端的极简版Makefile实操教程
【芯片前端】关于门控电路和逻辑做在D端还是EN端的思考