暂时未有相关云产品技术能力~
暂无个人介绍
【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|
【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|
[静态时序分析简明教程(八)]虚假路径
静态时序分析简明教程(七)]端口延迟
静态时序分析简明教程(六)]时钟组与其他时钟特性
静态时序分析简明教程(五)]生成时钟的sdc约束方法
静态时序分析简明教程(四)]时钟常规约束
【数字设计】芯动科技|芯原科技_2023届_笔试面试题目分享
【数字设计】博通集成_2023届_笔试面试题目分享
【数字设计】经纬恒润_2023届_笔试面试题目分享
【数字设计】哲库科技_2023届_笔试面试题目分享
[静态时序分析简明教程(三)]备战秋招,如何看懂一个陌生的timing report
[静态时序分析简明教程(二)] 基础知识:建立时间、保持时间、违例修复及时序分析路径
[静态时序分析简明教程(一)] 绪论
【数字IC手撕代码】Verilog轮询仲裁器|题目|原理|设计|仿真
【数字IC手撕代码】Verilog固定优先级仲裁器|题目|原理|设计|仿真
case语句还能这么用,它的综合结果你会了吗?【Verilog高级教程】
【数字IC】深入浅出理解AXI协议
【AXI】解读AXI协议的低功耗设计
【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)
【数字IC手撕代码】Verilog无毛刺时钟切换电路|题目|原理|设计|仿真
【AXI】解读AXI协议原子化访问
【AXI】解读AXI协议乱序机制
【AXI】解读AXI协议事务属性(Transaction Attributes)
【AXI】解读AXI协议中的burst突发传输机制
【AXI】解读AXI协议双向握手机制的原理
芯片人必会的task与function区别详解【Verilog高级教程】
【数字IC】深入浅出理解I2C协议
通俗易懂的带你解读inout双向端口【Verilog高级教程】
【数字IC】从零开始的Verilog SPI设计
【数字IC】深入浅出理解SPI协议
如何用命令行的形式进行仿真及do脚本的使用(仿真工具使用技巧)【Modesim/Questasim】
如何自动生成设计文件的状态机跳转图(仿真工具使用技巧)【Modesim/Questasim】
如何expanded time来观察信号到来的先后顺序?(仿真工具使用技巧)【Modesim/Questasim】
如何设置一个清爽的仿真窗口(仿真工具使用技巧)【Modesim/Questasim】
如何在仿真窗口查看信号频率?(仿真工具使用技巧)【Modesim/Questasim】
【数字IC】从零开始的Verilog UART设计
玩转parameter与localparameter,这篇文章就够了【Verilog高级教程】
【数字IC】深入浅出理解UART协议
放学前的最后几分钟,看懂monitor系统函数【Verilog高级教程】
一把王者的时间,学会generate语句【Verilog高级教程】
玩转UDP用户原语,这篇文章就够了【Verilog高级教程】
位宽计算的系统函数$clog2,这些是你需要知道的【Verilog高级教程】
灭霸打个响指的功夫,看懂Verilog多维数组【Verilog高级教程】
【数字IC手撕代码】Verilog伪随机数生成器|线性反馈移位寄存器|题目|原理|设计|仿真
【数字IC手撕代码】Verilog奇偶校验|题目|原理|设计|仿真
【数字IC手撕代码】Verilog同步FIFO|题目|原理|设计|仿真
【数字IC手撕代码】Verilog单bit跨时钟域快到慢,慢到快,(打两拍,边沿同步,脉冲同步)|题目|原理|设计|仿真
【数字IC手撕代码】Verilog 2^N的格雷码二进制转换|题目|原理|设计|仿真
【数字IC手撕代码】Verilog全加器半加器|题目|原理|设计|仿真