6ybclawazwxz6_社区达人页

个人头像照片
6ybclawazwxz6
已加入开发者社区507
勋章 更多
个人头像照片
专家博主
专家博主
个人头像照片
星级博主
星级博主
个人头像照片
技术博主
技术博主
个人头像照片
初入江湖
初入江湖
成就
已发布139篇文章
0条评论
已回答0个问题
0条评论
已发布0个视频
github地址
粉丝 更多
技术能力
兴趣领域
擅长领域
技术认证

暂时未有相关云产品技术能力~

暂无个人介绍
暂无精选文章
暂无更多信息

2022年10月

  • 10.19 22:50:26
    发表了文章 2022-10-19 22:50:26

    verilog牛客网刷题代码汇总(下)(4)

    1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
  • 10.19 22:50:07
    发表了文章 2022-10-19 22:50:07

    verilog牛客网刷题代码汇总(下)(3)

    1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
  • 10.19 22:49:52
    发表了文章 2022-10-19 22:49:52

    verilog牛客网刷题代码汇总(下)(2)

    1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
  • 10.19 22:48:41
    发表了文章 2022-10-19 22:48:41

    verilog牛客网刷题代码汇总(下)(1)

    1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
  • 10.19 22:48:16
    发表了文章 2022-10-19 22:48:16

    verilog牛客网刷题代码汇总(上)(4)

    1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
  • 10.19 22:37:50
    发表了文章 2022-10-19 22:37:50

    verilog牛客网刷题代码汇总(上)(3)

    1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
  • 10.19 22:37:46
    发表了文章 2022-10-19 22:37:46

    verilog牛客网刷题代码汇总(上)(2)

    1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
  • 10.19 22:37:40
    发表了文章 2022-10-19 22:37:40

    verilog牛客网刷题代码汇总(上)(1)

    1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
  • 10.19 22:33:02
    发表了文章 2022-10-19 22:33:02
  • 10.19 22:23:58
    发表了文章 2022-10-19 22:23:58

    verilog_边学边练习(6) 相邻点累加(时序逻辑电路)

    1 相邻点累加 1.1 代码实现 1.2 仿真结果
  • 10.19 21:53:18
    发表了文章 2022-10-19 21:53:18

    建立时间与保持时间

    建立时间(Set up time,简写为T s u T_{su}T su ​ )是指触发时钟沿(以上升沿为例)到达D触发器之前,要求输入信号必须已经达到稳定的时间。对应的,保持时间(Hold time,简写为T h T_hT h ​ )是指触发时钟沿到达D触发器之后,要求输入信号还需要保持必须稳定的时间。建立时间、保持时间相对于触发时钟沿的关系如图所示。输入信号在建立时间和保持时间不能发生变化,容易出现灾难。
  • 10.19 21:50:38
    发表了文章 2022-10-19 21:50:38

    HDLBits(2)——Procedures(下)

    HDLBits——Procedures 问题28 Always blocks(combinational) (Alwaysblock1) A bit of practice 问题29: Always blocks(clocked) (Alwaysblock2) Blocking vs. Non-Blocking Assignment A bit of practice 问题30: If statement(Always if) A bit of practice 问题31If statement latches(Always if2) 常见的错误来源:如何避免锁存。 问题32: Case st
  • 10.19 21:50:26
    发表了文章 2022-10-19 21:50:26

    HDLBits(2)——Procedures(上)

    HDLBits——Procedures 问题28 Always blocks(combinational) (Alwaysblock1) A bit of practice 问题29: Always blocks(clocked) (Alwaysblock2) Blocking vs. Non-Blocking Assignment A bit of practice 问题30: If statement(Always if) A bit of practice 问题31If statement latches(Always if2) 常见的错误来源:如何避免锁存。 问题32: Case st
  • 10.19 21:35:24
    发表了文章 2022-10-19 21:35:24

    HDLBits(1)——Modules:Hierarchy(下)

    目录 HDLBits——Modules:Hierarchy 问题19 Module 将信息连接到端口 By position By name 问题20 Connecting ports by position(Module pos) 问题21 Connecting ports by name(Module name) 问题22 Three modules(Module shift) 问题23 Modules and vectors(Module shift8) 问题24 Adder 1(Module add) 问题25 Adder 2(Module fadd) 问题26 Carry-selec
  • 10.19 21:35:21
    发表了文章 2022-10-19 21:35:21

    HDLBits(1)——Modules:Hierarchy(中)

    目录 HDLBits——Modules:Hierarchy 问题19 Module 将信息连接到端口 By position By name 问题20 Connecting ports by position(Module pos) 问题21 Connecting ports by name(Module name) 问题22 Three modules(Module shift) 问题23 Modules and vectors(Module shift8) 问题24 Adder 1(Module add) 问题25 Adder 2(Module fadd) 问题26 Carry-selec
  • 10.19 21:27:42
    发表了文章 2022-10-19 21:27:42

    最大最小归一化的demo

    最大最小归一化的代码解释 最大最小归一化,顾名思义,就是利用数据列中的最大值和最小值进行标准化处理,标准化后的数值处于[0,1]之间,计算方式为数据与该列的最小值作差,再除以极差。
  • 10.19 21:26:11
    发表了文章 2022-10-19 21:26:11

    深度学习神经网络的部署

    1. ONNX的简介 Open Neural Network Exchange(ONNX,开放神经网络交换)格式,是一个用于表示深度学习模型的标准,可使模型在不同框架之间进行转移(一般用于中间部署阶段)。
  • 10.19 21:23:33
    发表了文章 2022-10-19 21:23:33

    创建keras环境步骤

    0 下载并安装miniconda
  • 10.19 21:21:21
    发表了文章 2022-10-19 21:21:21

    对Any_percision的代码分析

    首先是数据集的选择:cifar10, imagenet,svnh 网络的选择:resent20q
  • 10.19 21:20:12
    发表了文章 2022-10-19 21:20:12

    torch.autograd.Function 学习理解

    文章目录 前言 一、概述 二、例程 三、官方的demo(指数函数)
  • 10.19 21:17:57
    发表了文章 2022-10-19 21:17:57

    神经网络量化基础(1)——模型的构建与基础量化函数的实现(下)

    神经网络量化基础 神经网络量化基础(1)——模型的构建与基础量化函数的实现 神经网络量化基础(2)——量化模型的实现
  • 10.19 21:17:48
    发表了文章 2022-10-19 21:17:48

    神经网络量化基础(1)——模型的构建与基础量化函数的实现(上)

    神经网络量化基础 神经网络量化基础(1)——模型的构建与基础量化函数的实现 神经网络量化基础(2)——量化模型的实现
  • 10.19 21:14:50
    发表了文章 2022-10-19 21:14:50

    Python中hasattr的具体用法

    hasattr(object, name) 判断一个对象里面是否有name属性或者name方法,返回BOOL值,有name特性返回True, 否则返回False。需要注意的是name要用引号括起来
  • 10.19 21:14:27
    发表了文章 2022-10-19 21:14:27

    如何用Pytorch加载部分权重

    在我做实验的过程中,由于卷积神经网络层数的更改,导致原始网络模型的权重加载失败,经过分析,是因为不匹配造成的,如下方式可以解决.
  • 10.19 21:13:50
    发表了文章 2022-10-19 21:13:50

    linux操作命令

    conda info -e 查看环境 source activate Beans 激活环境
  • 10.19 21:11:50
    发表了文章 2022-10-19 21:11:50

    python __all__含义

    当我们创建一个文件时 test1.py
  • 10.19 21:10:17
    发表了文章 2022-10-19 21:10:17

    跟Xilinx SAE 学HLS系列视频讲座笔记(6)—— 函数优化

    1. 函数层面的优化 从函数这个角度来说代码风格,主要是看参数的数据类型,C++中的数据类型是以8为边界的,而实际硬件中我们可能会遇到任意精度的数据类型,因此我们一定在C++中定义为任意精度的数据类型;
  • 发表了文章 2022-10-19

    verilog牛客网刷题代码汇总(下)(4)

  • 发表了文章 2022-10-19

    verilog牛客网刷题代码汇总(下)(3)

  • 发表了文章 2022-10-19

    verilog牛客网刷题代码汇总(下)(2)

  • 发表了文章 2022-10-19

    verilog牛客网刷题代码汇总(下)(1)

  • 发表了文章 2022-10-19

    verilog牛客网刷题代码汇总(上)(4)

  • 发表了文章 2022-10-19

    verilog牛客网刷题代码汇总(上)(3)

  • 发表了文章 2022-10-19

    verilog牛客网刷题代码汇总(上)(2)

  • 发表了文章 2022-10-19

    verilog牛客网刷题代码汇总(上)(1)

  • 发表了文章 2022-10-19

    半加器,全加器,串行加法和超前加法器

  • 发表了文章 2022-10-19

    verilog_边学边练习(6) 相邻点累加(时序逻辑电路)

  • 发表了文章 2022-10-19

    硬件描述语言Verilog学习(一)(上)

  • 发表了文章 2022-10-19

    建立时间与保持时间

  • 发表了文章 2022-10-19

    HDLBits(2)——Procedures(下)

  • 发表了文章 2022-10-19

    HDLBits(2)——Procedures(上)

  • 发表了文章 2022-10-19

    HDLBits(1)——Modules:Hierarchy(上)

  • 发表了文章 2022-10-19

    HDLBits(1)——Modules:Hierarchy(下)

  • 发表了文章 2022-10-19

    HDLBits(1)——Modules:Hierarchy(中)

  • 发表了文章 2022-10-19

    最大最小归一化的demo

  • 发表了文章 2022-10-19

    深度学习神经网络的部署

  • 发表了文章 2022-10-19

    创建keras环境步骤

正在加载, 请稍后...
滑动查看更多
正在加载, 请稍后...
暂无更多信息
正在加载, 请稍后...
暂无更多信息