Altera FPGA开发过程中遇到的问题总结| 8月更文挑战

简介: Altera FPGA开发过程中遇到的问题总结| 8月更文挑战

这是我参与8月更文挑战的第3天,活动详情查看:8月更文挑战

nios 中出现undefined reference to `__alt_invalid'alt_sys_init.c CC++ Problem

nios中偶尔出现了这个错误,后发现dsp文件的配置有错误,

在dsp文件右击,选择nios ii---dsp editor

打开的dsp edit偶尔选项卡中,在前面三项都选择jtag_uart

再次编译工程,不会报错。

 

=====================================================================

usb blaster搜不到设备及驱动安装失败的原因

下载了正常的usb blaster驱动

能够安装成功

设备管理器列表里也有usb blaster

但是在quartus 和nios SBT里搜不到

后来重新安装发现在安装过程中,驱动的路径是:

C:\altera\11.0\quartus\drivers\usb-blaster

而不要进入 X32 或 x64 文件路径下。

如果路径选择了 X32 或 x64 文件路径 就会有上面的情况

============================================================

Description    Resource Path Location Type

make: *** No rule to make target`Makefile'.  Stop. autofocus_ctrl_v2_0                  C/C++ Problem

 

我的方法是直接删除了makefile文件,结果问题就解决了。

 

=================================================================

 

Description    Resource Path Location Type

Symbol 'TIMER_BASE' could not be resolved    Timer.c   /autofocus_ctrl_v2_0     line 38    SemanticError

 

可能是因为在qsys中改了nios部分,需要在eclipse中重新生成bsp

 

  1. Right-click the BSP project.

 

  1. In the Nios II Menu, click Generate BSP.

===================================================================

Description    Resource Path Location Type

make: *** [public.mk] Error 1      autofocus_ctrl_v2_0_bsp                  C/C++Problem

 

如果没有版本问题,只是修改了硬件部分,而软件部分提示这个错误,则应该直接:

 

 

To regenerate from Eclipse:

 

  1. Right-click the BSP project.
  2. In the Nios II Menu, click Generate BSP.

==================================================================

#nios ii 中编译出现make No rule to make target `Makefile'. Stop. CC++ Problem

你的Quartus II”文件夹下, -> Cygwin -> bin文件夹,请选择下面的下面的列表文件,然后右击并选择“属性”。兼容性选项卡下,选中“用兼容模式运行这个程序:”并选择“Windows XP(Service Pack 2)”。检查“以管理员身份运行此程序”,以及。

下面是文件列表,你可以选择改变自己的兼容模式下的Quartus II -> -> ->仓cygwin的bin文件夹:

  1. Make.exe
  2. Sh.exe
  3. Echo.exe
  4. Cygstart.exe
  5. MakeInfo.exe
  6. Perl.exe

7.Collect2.exe(undernios2eds\bin\nios2-gnutools\H-i686-pc-cygwin\libexec\gcc\nios2-elf\3.4.6)

  1. Nios2-elf-g++.exe (under nios2eds\bin\nios2-gnutools\ H-i686-pc-cygwin\bin)


相关文章
|
算法 异构计算
基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序
基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序
|
4月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
101 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
|
4月前
|
存储 算法 数据处理
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
LabVIEW FPGA开发NI sbRIO-9607高精度数字滤波器
45 5
|
6月前
|
前端开发 编译器 测试技术
LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序
LabVIEW FPGA利用响应式数字电子板快速开发空间应用程序
52 1
|
6月前
|
API 异构计算
LabVIEW开发FPGA参考框架
LabVIEW开发FPGA参考框架
45 0
LabVIEW开发FPGA参考框架
|
6月前
|
传感器 数据采集 人工智能
LabVIEW FPGA开发实时滑动摩擦系统
LabVIEW FPGA开发实时滑动摩擦系统
44 0
|
算法 测试技术 计算机视觉
基于FPGA的图像中值滤波开发,包括tb测试文件以及matlab验证代码
基于FPGA的图像中值滤波开发,包括tb测试文件以及matlab验证代码
|
算法 异构计算
基于FPGA的图像sobel边缘提取算法开发,包括tb测试文件以及matlab验证代码
基于FPGA的图像sobel边缘提取算法开发,包括tb测试文件以及matlab验证代码
|
编解码 算法 异构计算
基于FPGA的DDS开发和实现,可修改输出正弦的频率和相位,包含testbench
基于FPGA的DDS开发和实现,可修改输出正弦的频率和相位,包含testbench
331 1
|
算法 数据安全/隐私保护 异构计算
基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench
基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench
313 0
基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench

热门文章

最新文章

下一篇
无影云桌面