CB5654开发板之串口通讯

简介:  串行接口是一种可以将接收来自CPU的并行数据字符转换为连续的串行数据流发送出去,同时可将接收的串行数据流转换为并行的数据字符供给CPU的器件。一般完成这种功能的电路,我们称为串行接口电路。

名词解释:

    串行接口是一种可以将接收来自CPU的并行数据字符转换为连续的串行数据流发送出去,同时可将接收的串行数据流转换为并行的数据字符供给CPU的器件。一般完成这种功能的电路,我们称为串行接口电路。

    串口通信(Serial Communications)的概念非常简单,串口按位(bit)发送和接收字节的通信方式。

    想要灵活运用CB5654,必须要学会串口通信哦,不然做出的作品就是一个空有有趣灵魂而没有行动能力的玩偶了。

image.png
资源与布局图
功能与引脚定义表
image.png
image.png

由上图和上表可知,CB5654的串口资源有电脑专用调试串口、UART RXD3和TXD3,通过观察开发版还可以看到在两个USB中间有RXD2和TXD2。 使用专用调试串口可通过printf函数完成打印。 使用UART RXD3和TXD3需要自行配置。

调试串口之自定义串口指令

    自定义串口指令需要参考例程smart_voice_terminal_sc5654中cli_app.c文件中的cmd_app_func()函数。以下格式作为参考。 代码:

 //第一位判断
   if (strcmp(argv[1], "自定义指令") == 0) {
      //第二位判断
       if (strcmp(argv[2], "off") == 0) {
          //功能函数;
     } else {
             //功能函数;
     }
  }

指令:app 自定义指令 off

注:strcmp函数是string compare(字符串比较)的缩写,用于比较两个字符串并根据比较结果返回整数。基本形式为strcmp(str1,str2),若str1=str2,则返回零;若str1str2,则返回正数。

UART RXD3和TXD3配置

新建usart.c 和usart.h 文件,usart.h需要包含在app_main.h中。

  1. USART TXD和RXD等管脚匹配 (PD7, PD8, 2, PD7_UART3_TX, PD8_UART3_RX,串口需要为2 )
  2. 调用csi_usart_initialize初始化USART,设置事件回调函数
  3. 调用csi_usart_config配置USART参数(速率、模式、停止位、数据格式等)
    115200,USART_MODE_ASYNCHRONOUS,USART_PARITY_NONE,USART_STOP_BITS_1, USART_DATA_BITS_8
  4. 调用csi_usart_send发送数据
  5. 调用csi_usart_receive来接收数据
  6. 程序结束调用csi_usart_uninitialize去初始化

image.png

 初始化完成之后就可以调用啦! 调用格式为usart_test_mode(2,data1,sizeof(data1));注意函数只能发送数据,还没有接受数据的函数。谢谢大家!致敬2020最美逆行人和蜗居在家敲代码的头上长草人。 祝2020研电赛顺利举行!!希望此文可以帮到你~

文章来源:芯片开放社区
文章链接:https://occ.t-head.cn/community/post/detail?spm=a2cl5.14300636.0.0.1b87180fOJm8Ux&id=3789327203281018880

相关文章
|
数据采集 Cloud Native Java
在 GraalVM 静态编译下无侵入实现可观测探索
在 GraalVM 静态编译下无侵入实现可观测探索
112954 105
GPIO简介
本文所述IO(Input/Output PAD)主要是指集成在CMOS芯片中的连接模块,其负责芯片引脚的外部信号与芯片内部的数字/模拟模块的交互,它是一颗完整芯片设计中不可或缺的组成部分。 文章首先根据IO的使用类型,介绍了IO的分类;紧接着重点介绍了GPIO的输入/输出功能和模式...
GPIO简介
|
编解码 芯片 UED
高性能SoC FPGA原型验证系列——综述
本系列博文将结合自己在FPGA原型验证方面的工作经验,先从总体上探讨FPGA原型验证的优势和挑战,然后介绍市面常见的FPGA原型平台并分析各自的优缺点,随后重点介绍平头哥高性能SoC使用的FPGA原型平台,后续还会就FPGA原型中的关键技术进一步展开讨论,并给出自己的一些经验和技巧总结,希望通过系列博文能带给读者关于FPGA原型验证一个系统的认识。当然,我更希望参与FPGA原型平台工作的同学能够一起切磋技艺,为平台建设出谋划策,快速迭代我们的平台,让我们一起打造更加Smart的FPGA原型平台.
高性能SoC FPGA原型验证系列——综述
|
前端开发 算法 Unix
面向前端设计的DFT基础介绍(一)——MBIST存储器内建自测试
本文介绍了MBIST存储器内建自测试的中,MBIST的特点,如何测试,Tessent加入的测试逻辑的结构等基础知识,继而以几个实例的图示和解读,描述了RTL设计满足MBIST设计的前置需求。
46479 3
面向前端设计的DFT基础介绍(一)——MBIST存储器内建自测试
|
3月前
|
机器学习/深度学习 人工智能 自然语言处理
深入解析:AI如何生成文章的奥秘与技术实现
AI生成文章技术历经规则模板、统计模型到深度学习的演进,尤其Transformer架构推动其飞跃发展。如今,AI已广泛应用于新闻、营销、创作等领域,提升效率的同时,也面临事实准确性、伦理等挑战。未来将趋向人机协同、多模态融合与负责任发展,重塑内容生态。
504 0
|
3月前
|
机器学习/深度学习 人工智能 自然语言处理
复旦大学×阿里云产学合作协同育人合作案例
复旦大学联合阿里云开展“天池AI案例100开发”项目,赵卫东团队依托产业级平台构建“理论-实训-实战”教学新体系,开发4大综合性AI案例,覆盖图像识别、自然语言处理等方向。通过MOOC、教材、师资培训多渠道辐射全国,累计惠及超13万学习者,形成可复制的产教融合示范范式,推动人工智能人才培养与产业需求无缝对接。(238字)
269 5
|
存储 SQL 监控
SLS新版告警自助排查系列之告警监控
在SLS告警中,告警监控通过对数据源的查询监控,然后产生告警,并将告警发送到告警管理,告警管理会对告警进行降噪处理包括合并抑制静默后,在将告警发送给行动管理,最终发送通知到用户配置的接收渠道。在整个过程中,告警监控作为告警的源头,决定着告警是否能准确的发出。在配置告警监控规则时,配置不当或者配置错误都会导致告警不能触发或者不是希望的触发。本文主要介绍在告警监控中如何进行自助排查问题。
1052 0
|
前端开发 应用服务中间件 nginx
nginx中配置不输入端口(指定地址)访问项目的方法
nginx中配置不输入端口(指定地址)访问项目的方法
|
机器学习/深度学习 算法
技术经验解读:【机器学习】代价函数(costfunction)
技术经验解读:【机器学习】代价函数(costfunction)
在vue3中使用富文本编辑器WangEditor
在vue3中使用富文本编辑器WangEditor
394 0

热门文章

最新文章

下一篇
开通oss服务