【加法笔记系列】逻辑门、半加器、全加器、波纹进位加法器

简介: 在之前了解 PN 结以及逻辑电路实现之后,终于可以开始尝试实现计算机的加法了。 * 逻辑门,包括与、或、与非、异或 * 半加器,半加器电路 * 全加器,全加器电路 * 波纹进位加法器 ## 逻辑门 #### 与门 AND ![3357762234-59c25c8fa5090_articlex](https://user-images.githubuse

在之前了解 PN 结以及逻辑电路实现之后,终于可以开始尝试实现计算机的加法了。

  • 逻辑门,包括与、或、与非、异或
  • 半加器,半加器电路
  • 全加器,全加器电路
  • 波纹进位加法器

逻辑门

与门 AND

3357762234-59c25c8fa5090_articlex

或门 OR

2995792115-59c25e834a4f0_articlex

与非门 NAND

1529151173-59c25ff820103_articlex

异或门 XOR

7340463-59c26ae755fc3_articlex

真值表

A B AND OR NAND XOR
0 0 0 0 1 0
0 1 0 1 1 1
1 0 0 1 1 1
1 1 1 1 0 0

半加器

半加器(half adder)的功能是将两个一位二进制数相加。它具有两个输入和两个输出(分别是和(sum)、进位(carry))。

— Wiki

半加器电路图

A B Carry Sum
0 0 0 0
1 0 0 1
0 1 0 1
1 1 1 0

半加器简化图

2925864000-59c26f8739c14_articlex

全加器

全加器(full adder)将两个一位二进制数相加,并根据接收到的低位进位信号,输出和、进位输出。全加器的三个输入信号为两个加数AB和低位进位Cin。

全加器逻辑电路

该电路如用简化版半加器表示,可以如下图:

1582983175-59c4f8cba758f_articlex

全加器真值表

二进制的全加器,刚可以用两位表示最大值,即 1 + 1 + 1 = 3 = 11(2)

A B Cin Cout S
0 0 0 0 0
1 0 0 0 1
0 1 0 0 1
1 1 0 1 0
0 0 1 0 1
1 0 1 1 0
0 1 1 1 0
1 1 1 1 1

全加器简化图

1389585610-59c4fadd78a21_articlex

波纹进位加法器

如果不需要连接其他进位信号,则最低位的全加器可以用半加器替换。

References

更多文章访问:zhoukekestar.github.io/notes

相关文章
|
XML 弹性计算 网络协议
阿里云ECS+frpc/frps+RDP_CnC 实现内网穿透远程桌面,无公网家庭版Win10台式机变身远程工作站
本文是实操笔记,记录了通过自建内网穿透和解锁 Windows 10 Home 的远程桌面功能,将没有公网 IP 的家用台式机配置成远程工作站的大致过程。在此过程中我练习了简单的 Linux 系统操作,了解了一些实用的服务器工具软件(如文中提到的 frpc/frps 套件与 Windows 系统上的 WinSW 服务封装工具)。
2879 0
|
存储 人工智能 Java
一文轻松搞清楚数字电路的锁存器和触发器
数字电路中的锁存器和触发器是核心存储单元,均能存储二进制状态。锁存器为电平敏感型,适用于异步电路;触发器为边沿敏感型,适用于同步时序电路。两者在抗干扰能力、时序控制精度等方面有显著差异。锁存器功耗较低,适合低功耗设计;触发器则更易满足时序要求,广泛用于FPGA和ASIC中。选择时需综合考虑应用场景与时序收敛等因素。
1275 0
|
人工智能 并行计算 搜索推荐
SPAR3D:一张图片就能生成3D模型,每个物体的重建时间仅需0.7秒!
SPAR3D 是由 Stability AI 和伊利诺伊大学香槟分校推出的先进单图生成3D模型方法,支持快速推理与用户交互式编辑,适用于多种3D建模场景。
2053 30
SPAR3D:一张图片就能生成3D模型,每个物体的重建时间仅需0.7秒!
|
存储 人工智能 缓存
【AI系统】Ascend C 语法扩展
Ascend C 是基于标准 C++ 扩展的编程语言,专为华为昇腾处理器设计。本文介绍了 Ascend C 的基础语法扩展、API(基础与高阶)、关键编程对象(数据存储、任务间通信与同步、资源管理及临时变量),以及如何利用这些特性高效开发。通过华为自研的毕昇编译器,Ascend C 实现了主机与设备侧的独立执行能力,支持不同地址空间的访问。API 包括计算、数据搬运、内存管理和任务同步等功能,旨在帮助开发者构建高性能的 AI 应用。
513 2
【AI系统】Ascend C 语法扩展
|
Linux 网络安全
Linux(16)ssh_exchange_identification: read: Connection reset by peer问题
Linux(16)ssh_exchange_identification: read: Connection reset by peer问题
415 0
|
芯片
简述半加器电路及其结构
在二进制数加法的情况下,过程是相同的。这里使用二进制数代替两个十进制数。在二进制中,我们只能得到两个数字1或0。这两个数字可以代表SUM或CARRY或两者。在二进制数字系统中,1 是 最大的数字,我们只在加法等于或大于 1 + 1时产生进位,因此,进位位将传递到下一列进行加法。
3169 0
简述半加器电路及其结构
|
Python
一个12306自动抢票的脚本
一个12306自动抢票的脚本
3005 1
【乘法器】大数乘法器的设计与优化(32位,16位,8位 树型阵列乘法器Dadda Tree与Wallace Tree)
【乘法器】大数乘法器的设计与优化(32位,16位,8位 树型阵列乘法器Dadda Tree与Wallace Tree)
【乘法器】大数乘法器的设计与优化(32位,16位,8位 树型阵列乘法器Dadda Tree与Wallace Tree)
|
自然语言处理 算法
【数字IC手撕代码】Verilog固定优先级仲裁器|题目|原理|设计|仿真
【数字IC手撕代码】Verilog固定优先级仲裁器|题目|原理|设计|仿真
【数字IC手撕代码】Verilog固定优先级仲裁器|题目|原理|设计|仿真

热门文章

最新文章