【加法笔记系列】逻辑门、半加器、全加器、波纹进位加法器

简介: 在之前了解 PN 结以及逻辑电路实现之后,终于可以开始尝试实现计算机的加法了。 * 逻辑门,包括与、或、与非、异或 * 半加器,半加器电路 * 全加器,全加器电路 * 波纹进位加法器 ## 逻辑门 #### 与门 AND ![3357762234-59c25c8fa5090_articlex](https://user-images.githubuse

在之前了解 PN 结以及逻辑电路实现之后,终于可以开始尝试实现计算机的加法了。

  • 逻辑门,包括与、或、与非、异或
  • 半加器,半加器电路
  • 全加器,全加器电路
  • 波纹进位加法器

逻辑门

与门 AND

3357762234-59c25c8fa5090_articlex

或门 OR

2995792115-59c25e834a4f0_articlex

与非门 NAND

1529151173-59c25ff820103_articlex

异或门 XOR

7340463-59c26ae755fc3_articlex

真值表

A B AND OR NAND XOR
0 0 0 0 1 0
0 1 0 1 1 1
1 0 0 1 1 1
1 1 1 1 0 0

半加器

半加器(half adder)的功能是将两个一位二进制数相加。它具有两个输入和两个输出(分别是和(sum)、进位(carry))。

— Wiki

半加器电路图

A B Carry Sum
0 0 0 0
1 0 0 1
0 1 0 1
1 1 1 0

半加器简化图

2925864000-59c26f8739c14_articlex

全加器

全加器(full adder)将两个一位二进制数相加,并根据接收到的低位进位信号,输出和、进位输出。全加器的三个输入信号为两个加数AB和低位进位Cin。

全加器逻辑电路

该电路如用简化版半加器表示,可以如下图:

1582983175-59c4f8cba758f_articlex

全加器真值表

二进制的全加器,刚可以用两位表示最大值,即 1 + 1 + 1 = 3 = 11(2)

A B Cin Cout S
0 0 0 0 0
1 0 0 0 1
0 1 0 0 1
1 1 0 1 0
0 0 1 0 1
1 0 1 1 0
0 1 1 1 0
1 1 1 1 1

全加器简化图

1389585610-59c4fadd78a21_articlex

波纹进位加法器

如果不需要连接其他进位信号,则最低位的全加器可以用半加器替换。

References

更多文章访问:zhoukekestar.github.io/notes

相关文章
|
XML 弹性计算 网络协议
阿里云ECS+frpc/frps+RDP_CnC 实现内网穿透远程桌面,无公网家庭版Win10台式机变身远程工作站
本文是实操笔记,记录了通过自建内网穿透和解锁 Windows 10 Home 的远程桌面功能,将没有公网 IP 的家用台式机配置成远程工作站的大致过程。在此过程中我练习了简单的 Linux 系统操作,了解了一些实用的服务器工具软件(如文中提到的 frpc/frps 套件与 Windows 系统上的 WinSW 服务封装工具)。
2567 0
|
2月前
|
JSON 前端开发 开发工具
基于Tauri2.9+Vite7.2+Vue3+Pinia3+ArcoDesign+Echarts桌面版OS管理后台模板
基于最新跨平台框架tauri2.9+vite7.2.2+vue3 setup+pinia3+arco-design+echarts搭建桌面端OS管理后台模板。
187 4
|
消息中间件 Java Spring
SpringBoot实现RabbitMQ的广播交换机(SpringAMQP 实现Fanout广播交换机)
SpringBoot实现RabbitMQ的广播交换机(SpringAMQP 实现Fanout广播交换机)
313 2
|
11月前
|
人工智能 并行计算 Java
一文彻底搞清楚数字电路中的运算器
运算器(ALU)是数字电路的核心组件,负责执行算术和逻辑运算。其设计直接影响计算机系统的性能与效率。本文详细介绍了运算器的基本结构、功能分类、设计原理及实现方法。通过分析1位全加器、多位加法器、减法器的设计,结合74LS181N芯片和Logisim仿真工具的应用,展示了4位加/减法运算器的实现案例。同时探讨了多级运算器集成、标志位应用及现代优化方向,如超前进位加法器和并行计算技术。运算器的设计需兼顾功能完备性和性能优化,未来将向更高集成度和更低功耗发展。
1355 0
|
11月前
|
存储 人工智能 Java
一文轻松搞清楚数字电路的锁存器和触发器
数字电路中的锁存器和触发器是核心存储单元,均能存储二进制状态。锁存器为电平敏感型,适用于异步电路;触发器为边沿敏感型,适用于同步时序电路。两者在抗干扰能力、时序控制精度等方面有显著差异。锁存器功耗较低,适合低功耗设计;触发器则更易满足时序要求,广泛用于FPGA和ASIC中。选择时需综合考虑应用场景与时序收敛等因素。
1006 0
|
10月前
|
机器学习/深度学习 人工智能 自然语言处理
指南:Grok中文版 _Grok 3 中文版本国内在线使用
Grok中文版都让用户能够不受限制地体验到最前沿的人工智能技术。通过这个平台,国内用户能够突破网络的束缚,尽情享受AI带来的便利与乐趣。
1707 4
|
Linux
Linux中/etc/hosts文件总是被自动修改
关闭NetworkManager服务即可。 临时关闭: service  NetworkManager stop 永久关闭: chkconfig NetworkManager off 在centos6.x系列Linux版本修改完/etc/hosts之后重启被修改,是由于NetworkManager服务,关闭后再修改hosts文件,重启就不会变回去了。
4380 0
|
JavaScript 前端开发 算法
【Node.js 版本过高】运行前端时,遇到错误 `Error: error:0308010C:digital envelope routines::unsupported`
【Node.js 版本过高】运行前端时,遇到错误 `Error: error:0308010C:digital envelope routines::unsupported`
9080 0
|
芯片
简述半加器电路及其结构
在二进制数加法的情况下,过程是相同的。这里使用二进制数代替两个十进制数。在二进制中,我们只能得到两个数字1或0。这两个数字可以代表SUM或CARRY或两者。在二进制数字系统中,1 是 最大的数字,我们只在加法等于或大于 1 + 1时产生进位,因此,进位位将传递到下一列进行加法。
2764 0
简述半加器电路及其结构