DDR1 DDR2 DDR3 区别 ( DDR DDRII DDRIII )区别

简介:

DDR SDRAM 是 Double Data Rate SDRAM 的缩写,是双倍速率同步动态随机存储器的意思。(备注: SDRAM,即Synchronous DRAM(同步动态随机存储器),)

是由JEDEC(电子设备工程联合委员会)进行开发的新生代内存技术标准,是通过双数据率方式来解决内存的带宽问 题。它的原理是可以在系统时钟的上升沿和下降沿各传输一次数据(SDRAM仅仅允许在上升沿传输数据),这样DDR就可以在一个时钟周期传输两次数据,所 以理论上数据带宽也就增加了一倍。这个DDR多少实际上就是DDR内存的运行频率。

   如DDR266就是266兆赫兹的,是由于DDR内存时钟上下沿都能处理数据这样双倍得出的,也就是我们常说的等效频率,那么它的真实频率要除以2,就是 133兆赫兹了。其它的DDR多少也是这样算。当然有的内存上没有标明是DDR多少,而是标的PC多少,如PC2700,PC3200等,这些标的是内存 的带宽。那么我们算一下,如DDR400的内存,它的带宽是400*64/8=3200。这里的64表明的内存的位宽(由于现在的内存都是64位的), (这里的8表示位,因为一个字节等于8位,而这个公式中是以字节为单位的,所以要除以8),你拿到内存不知道它是DDR几的也不要紧,你依次换算一下,看 能算出多少,那么哪个PC多少就是DDR几的内存。如PC2700就是DDR333的,PC2100就是DDR266的.

 

DDRII SPEC

传输标准

核心频率

总线频率

等效传输频率

数据传输率

DDRII 400

PC2 3200

100 MHz

200 MHz

400 MHz

3200 MB/s

DDRII 533

PC2 4300

266 MHz

266 MHz

533 MHz

4300 MB/s

DDRII 667

PC2 5300

333 MHz

333 MHz

667 MHz

5300 MB/s

DDRII 800

PC2 6400

400 MHz

400 MHz

800 MHz

6400 MB/s

 

DDR1 DDR2 DDR3 图片如下:

  

     

DDR1 DDR2 DDR3 数据对比如下:

 

项目

DDRI

DDRII

DDRIII

电压 VDD/VDDQ

2.5V/2.5V

1.8V/1.8V(±0.1)

1.5V/1.5V(±0.075)

I/O接口

SSTL_25

SSTL_18

SSTL_15

数据传输率(Mbps)

200~400

400~800

800~2000

容量标准

64M~1G

256M~4G

512M~8G

Memory Latency(ns)

15~20

10~20

10~15

CL值

1.5/2/2.5/3

3/4/5/6

5/6/7/8

预取设计(Bit)

2

4

8

逻辑Bank数量

39482

39546

39676

突发长度

37354

39546

8

封装

TSOP

FBGA

FBGA

引脚标准

184Pin

240Pin

240Pin










本文转自 h2appy  51CTO博客,原文链接:http://blog.51cto.com/h2appy/697227,如需转载请自行联系原作者
目录
相关文章
DDR3L内存,12800S/12800R/12800L分别是什么意思?
DDR3L内存,12800S/12800R/12800L分别是什么意思?
474 0
|
6月前
|
存储 定位技术 机器学习/深度学习
【汇编】内存中字的存储、用DS和[address]实现字的传送、DS与数据段
【汇编】内存中字的存储、用DS和[address]实现字的传送、DS与数据段
283 1
【汇编】内存中字的存储、用DS和[address]实现字的传送、DS与数据段
|
缓存 开发工具 内存技术
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试(二)
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试
714 0
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试(二)
|
Perl 内存技术
DDR4介绍01
DDR4介绍01
119 0
|
存储 安全 测试技术
DDR时序
DDR时序
1286 0
DDR时序
|
芯片 异构计算 内存技术
FPGA - DDR IP配置
FPGA - DDR IP配置
261 0
FPGA - DDR IP配置
|
监控 开发工具 内存技术
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试(一)
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试
936 0
ZYNQ-使用自定义AXI总线IP核进行DDR读写测试(一)
|
存储 Linux 芯片
Linux内核驱动之DDR3
Linux内核驱动之DDR3
|
测试技术 芯片 内存技术