第四单元习题

简介:

  一、在student用户下执行find /etc -name passwd 命令,并管理其输出要求如下:

   1.显示所有正确输出,屏蔽错误输出

  wKiom1jbK2XAwob6AAA4e3JUAks132.png

   2.保存正确输出到/tmp/find.out,错误输出到/tmp/find.err中

  wKiom1jbK63A2nJrAAA6-5jXF2o828.png

   3.建立/tmp/find.all文件,并且保存所有输出到此文件中

  wKioL1jbK-bAcT0VAAA5kwbfgWU837.png

   4.再次保存所有输出到/tmp/find.all中,并保持源文件内容

  wKioL1jbLBzzMdm4AAAz2k-v9QU731.png

   5.屏蔽此命令的所有输出

  wKiom1jbLD2jqF2CAAAv4G-Fxi0592.png

   6.显示此命令的所有输出并保持输出到桌面上的任意文件中

  wKioL1jbLGXTwtnCAAGPT51JxJM547.png

   7.保存正确输出到/tmp/find.out.1中,屏蔽错误输出

  wKiom1jbLJKQCAgKAAA2iEWAi2s614.png

 二、处理文件在文件/usr/share/mime/packages/freedesktop.org.xml要求如下:

   1.找到此文件中包含ich的行,并保存这些行到/root/lines中

  wKiom1jbLR_BB05BAAA-QVi2co8082.png

   2.用vim替换掉/root/lines中的空格,但要保持文件中原有的内容

  wKiom1jbLWbC9VobAAAlvA2lTYs232.png



本文转自 昭He浅墨 51CTO博客,原文链接:http://blog.51cto.com/502703956/1911342,如需转载请自行联系原作者

相关文章
|
算法 异构计算
分层次的电路设计方法
⭐本专栏针对FPGA进行入门学习,从数电中常见的逻辑代数讲起,结合Verilog HDL语言学习与仿真,主要对组合逻辑电路与时序逻辑电路进行分析与设计,对状态机FSM进行剖析与建模。
135 0
分层次的电路设计方法
4_1 偶数分解 (不明白为什么0)
歌德巴赫猜想:任何一个大于六的偶数可以拆分成两个质数的和,打印出所有的可能 输入n为偶数,输出n的所有分界可能 如输入 100 输出: 100=3+97 100=11+89 100=17+83 100=29+71 100=41+59 100=47+53 1 import java.
1307 0