FPGA设计——VGA显示

简介:

1. VGA概述

VGA(Video Graphics Array)是IBM在1987年推出的一种视频传输,具有分辨率高、显示速率快、颜色丰富等优点,在彩色显示器领域得到了广泛的应用。不支持热插拔,不支持音频传输。


2. VGA时序

下面以640*480@60Hz为例说明VGA时序和FPGA设计,其他分辨率和帧率的可参考VESA中查找。

wKioL1e66YyRSGBOAACyyiQ3xKY412.jpg

计算像素时钟pclk = 800*525*60 = 25200000,注意这里的HSYNC和VSYNC都是低电平有效,且HSYNC在数据行无效区域也要提供。


3. VGA电路图

电路以ADV7123为例:

wKiom1e6672B_aWKAACkBv0baRk499.jpg


4. FPGA逻辑代码

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
//------------Video Test---------------
 
parameter IMG_HDISP   =16'd640;
parameter IMG_VDISP = 16'd480;
 
wire pclk;
assign pclk = clk_25m;
 
//VIDEO input
reg [15:0] vcnt;
reg [11:0] hcnt;
reg vsync;
reg hsync;
reg [7:0] data;
reg data_valid;
 
always @(posedge pclk)
    if (hcnt>=(IMG_HDISP+159))
       hcnt <= 0;
    else
       hcnt <= hcnt + 1'b1;
    
always @(posedge pclk)
    if (hcnt>=(IMG_HDISP+159))
       if (vcnt>=(IMG_VDISP+44))
          vcnt <= 0;
       else
          vcnt <= vcnt + 1'b1;
    else
       vcnt <= vcnt;
 
always @(posedge pclk)
    if ((hcnt>=IMG_HDISP+16) & (hcnt<(IMG_HDISP+96))) // & (vcnt>=0) & (vcnt<(IMG_VDISP)))
       hsync <= 1'b1;
    else
       hsync <= 1'b0;      
 
always @(posedge pclk)
    if (vcnt>=(IMG_VDISP+9) & vcnt<(IMG_VDISP+11))
       vsync <= 1'b1;
    else
       vsync <= 1'b0;
 
always @(posedge pclk)
    if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=0) & (vcnt<(IMG_VDISP)))
       data_valid <= 1'b1;
    else
       data_valid <= 1'b0;      
       
always @(posedge pclk)
    if (vsync)
       data <= 0;
    else  if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=0) & (vcnt<(IMG_VDISP/4)))
//      data <= data + 1'b1;
       if (hcnt>=0 & hcnt<(IMG_HDISP/4))
          data <= 8'h00;
       else  if (hcnt>=(IMG_HDISP/4) & hcnt<(2*IMG_HDISP/4))
          data <= 8'hff;
       else  if (hcnt>=(2*IMG_HDISP/4) & hcnt<(3*IMG_HDISP/4))
          data <= 8'h00;
       else
          data <= 8'hff;   
    else  if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=(IMG_VDISP/4)) & (vcnt<(2*IMG_VDISP/4)))
       if (hcnt>=0 & hcnt<(IMG_HDISP/4))
          data <= 8'hff;
       else  if (hcnt>=(IMG_HDISP/4) & hcnt<(2*IMG_HDISP/4))
          data <= 8'h00;
       else  if (hcnt>=(2*IMG_HDISP/4) & hcnt<(3*IMG_HDISP/4))
          data <= 8'hff;
       else
          data <= 8'h00;      
//      data <= data + 1'b1;
    else  if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=(2*IMG_VDISP/4)) & (vcnt<(3*IMG_VDISP/4)))
       if (hcnt>=0 & hcnt<(IMG_HDISP/4))
          data <= 8'h00;
       else  if (hcnt>=(IMG_HDISP/4) & hcnt<(2*IMG_HDISP/4))
          data <= 8'hff;
       else  if (hcnt>=(2*IMG_HDISP/4) & hcnt<(3*IMG_HDISP/4))
          data <= 8'h00;
       else
          data <= 8'hff;   
//      data <= data + 1'b1;
    else  if ((hcnt>=0) & (hcnt<(IMG_HDISP)) & (vcnt>=(3*IMG_VDISP/4)) & (vcnt<(IMG_VDISP)))
//      data <= data + 1'b1;
       if (hcnt>=0 & hcnt<(IMG_HDISP/4))
          data <= 8'hff;
       else  if (hcnt>=(IMG_HDISP/4) & hcnt<(2*IMG_HDISP/4))
          data <= 8'h00;
       else  if (hcnt>=(2*IMG_HDISP/4) & hcnt<(3*IMG_HDISP/4))
          data <= 8'hff;
       else
          data <= 8'h00;   
    else
       data <= 0;
       
assign lcd_vs = ~vsync;
assign lcd_hs = ~hsync;
assign vga_red    = data;
assign vga_green  = data;
assign vga_blue   = data;
 
assign lcd_dclk = clk_25m;
assign lcd_blank = 1'b1;
assign lcd_sync  = 1'b0;
 
wire [7:0] vga_red;
wire [7:0] vga_green;
wire [7:0] vga_blue;
 
assign lcd_red[9:2] = vga_red;
assign lcd_green[9:2] = vga_green;
assign lcd_blue[9:2] = vga_blue;


5.演示结果

下图为方格显示效果:

wKioL1e67OLjjfg3AADxK1Q5LB4233.jpg


本文转自 shugenyin 51CTO博客,原文链接:http://blog.51cto.com/shugenyin/1841223


相关文章
|
异构计算
|
编解码 .NET C语言
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验二十六:VGA模块
实验二十六:VGA模块 VGA这家伙也算孽缘之一,从《建模篇》那时候开始便一路缠着笔者。《建模篇》之际,学习主要针对像素,帧,颜色等VGA的简单概念。《时序篇》之际,笔者便开始摸索VGA的时序。《整合篇》之际,笔者尝试控制VGA的时序。
1134 0
|
16天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
114 69
|
20天前
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
53 26
|
26天前
|
算法 异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
51 8
|
1月前
|
算法 物联网 异构计算
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4FSK调制解调系统的Verilog实现,包括高斯信道模块和误码率统计模块,支持不同SNR设置。系统在Vivado 2019.2上开发,展示了在不同SNR条件下的仿真结果。4FSK调制通过将输入数据转换为四个不同频率的信号来提高频带利用率和抗干扰能力,适用于无线通信和数据传输领域。文中还提供了核心Verilog代码,详细描述了调制、加噪声、解调及误码率计算的过程。
52 11
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
45 1
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的64QAM调制解调通信系统的设计与实现,包括信号生成、调制、解调和误码率测试。系统在Vivado 2019.2中进行了仿真,通过设置不同SNR值(15、20、25)验证了系统的性能,并展示了相应的星座图。核心程序使用Verilog语言编写,加入了信道噪声模块和误码率统计功能,提升了仿真效率。
56 4